IMEC实验证实Finfet结构晶体管拥有多重优势
发布时间：2011-6-16 23:07
发布者：Liming
关键词：
Finfet结构晶体管 , IMEC
|
欧洲半导体技术研究组织IMEC最近比较了使用一种平面型晶体管以及两种FinFET垂直结构（分别使用了体硅和SOI衬底）晶体管制程技术分别制造同样的六晶体管结构SRAM电路的结果，这次实物比较的目的是研究平面型晶体管与Finfet垂直结构晶体管在尺寸微缩能力以及制程变差控制方面的差别。 IMEC这次对比测试的结果是Finfet在制程变差控制方面以及产品良率方面要优于平面型结构晶体管。 IMEC表示，根据实验结果显示，两种Finfet结构晶体管（分别基于体硅衬底和SOI衬底）在用于制造中大规模SRAM阵列时，其产品的良率均相对平面型晶体管更高。另外尽管IMEC表示不会透露这次实验是基于哪一级别的制程，但据猜测其制程等级应在28nm-22nm范围内。 随着器件尺寸微缩程度的提高，电路中集成的各个CMOS晶体管在电气参数方面的差别也会随之提升。这主要是由于晶体管沟道及漏源区杂质掺杂浓度的波动导致的，尺寸小的晶体管受掺杂杂质波动的影响显然更大，这样彼此靠经的晶体管之间的电气性能差别也会变大，而这则导致SRAM存储单元性能的可预测性和可控性恶化。 IMEC表示，因为上述的原因，22nm及更高等级制程的六晶体管型SRAM电路制作难度还是相当大的。但从这次比较结果来看，Finfet晶体管在漏电控制和制程变差方面性能更加优异，而且采用Finfet技术的晶体管其晶体管密度也相对更高。 在总容量大于128KB的SRAM电路上的试验结果表明，两中Finfet技术的优越性都比平面型结构晶体管技术更为优越。晶体管之间的电气参数变差也更小，因此相比平面型晶体管可以使用更低功率的电源，VCC电压也更低。在沟道未掺杂杂质的情况下，SOI衬底Finfet晶体管(SOIFF)的工作电压相比平面型晶体管要低200mV。在密度为32Mbit密度的SRAM电路上的实验结果则表明，在沟道未掺杂杂质的情况下，SOIFF结构的晶体管阵列在0.7V工作电压条件下的芯片良率可达到95%，而Gbit级别密度的工作电压则会稍有提高。 PS:尽管IMEC没有明说，但小编个人猜测所谓的“一种平面型晶体管”很可能是使用基于FDSOI技术的平面型晶体管进行测试的结果。另，Intel已经在其22nm节点制程启用Finfet技术，而台积电，Globfoundries等则需等到14nm节点才会使用这种技术。 |
网友评论