先进高速传输接口及高速DDR存储器技术
发布时间：2011-3-11 02:38
发布者：1770309616
关键词：
高速DDR存储器技术 , 先进高速传输接口
|
当今的IC设计大幅增加了许多功能，必须运用既有的验证有效IP组件，以满足上市前置时间的要求。但是，由于功能要求与技术制程的差异，各公司必须提供的IP种类太多。创意电子的IP生态系统(IP Eco-System)为整体解决方案之一环，让客户能够便于选择及使用GUC创意电子、TSMC台积电公司和其它IP供应商的产品，为设计人员提供最广泛的设计选择，以实时而且高成本效益的方式，完成自己的专案。 创意电子专精于为客户提供适当的方法、技术和设计流程，以强化生产力并降低风险。创意电子周延的IP产品与服务系列，搭配IP生态系统(IP Eco-System)中的伙伴供应商，实现新兴技术与接口的快速采用，同时缩减客户的上市前置时间与SoC开发风险，并确保符合各种标准规范。 创意电子通过芯片验证的IP为设计人员提供各式各样可合成的设计实现IP、PHYs与验证IP，适用于ASIC、FPGA与SoC设计。创意电子自家的IP阵容涵盖汇流排接口、混合讯号、AD/DA、多媒体、电源管理与SERDES。 而创意电子在2011第1季进入量产阶段有两项最重要的IP技术，一为高速传输接口(High Speed SerDes)，另一为DDR存储器接口技术。 一、先进高速传输接口 创意电子已经成功开发先进高速传输接口，如：PCI-e 3.0、USB 3.0、SATA 3.0以及最尖端的10G+ SerDes技术。 创意电子的10G+ SerDes技术已进入客户量产阶段。此技术的应用主要针对两方面的市场：(1)光纤到户(Fiber-to-the-Home) EPON/GPON 应用；(2)40G-100G网络通信(Networking Communication)短程short range (XFI) 或长程背板互连long range backplane (10G Base-KR) interconnect应用。此技术运用TX/RX equalization的方法来符合 1m FR4 背板的需求，而且用LC-tanked PLL达到非常低的抖动时脉(clocking )(<200fs RJ,rms)，功耗(200mW per 10Gbps lane)。这个IP研究发展对大陆渐趋热门的光纤到户(FTTH)和高速网通的市场颇具重要性。台湾和大陆因两岸经济合作架构协定(ECFA)有更密切的合作关系，创意电子的IP提供大陆SoC市场更多的选择，可减少对美国、日本或韩国IP的依赖。 创意电子的10G+ SerDes技术提供以下相当具有竞争力的优势：(1)尖端 40nm制成工艺及 28nm的IP移植；(2)超低功耗 (<200pJ per bit)；(3)LC-tanked PLL达到非常低的抖动时脉 (<200fs RJ,rms)；(4)RX均衡(equalization)兼备CTLE和DFE并支持短程(SR)和长程(LR)；(5)面积具有竞争力；(6)全数码化的CDR有低功耗及容易移植的好处；(7)高度可扩展线宽(highly scalable lane widths)以及线速率(lane speed)；(8)缩短锁定时间跟宽松锁定范围的PLL与CDR。 二、DDR 1600+ 存储器技术 创意电子已经开发生产高价值、高度可移植到不同制程的DDR存储器IP技术，可支持高达1,600Mbps和工作延伸到2,133+ Mbps。此DDR IP整体解决方案包括DDR存储器控制器以及物理层(包括IO/ PLL / DLL)和完整的封装 /电路板设计准则。它可以同时支持flip chip芯片和wire bond芯片封装，此技术优化SSO至最低限度。创意电子的IP设计团队计画2011年开始扩大在大陆的研发中心，为更多的客户支持IP和SoC的服务。 创意电子的DDR技术提供了以下竞争优势：(1)整体解决方案：控制器和PHY已经实际验证；(2)支持DDR2存储器最高达 800Mbps和DDR3高达1,600Mbps；(3)同时支持flip chip芯片和wire bond芯片；(4)支持gate training和data eye training；(5)线宽(Lane Width)和速度可调整；(6)物理层的核心主要是基于方便的RTL IP技术；(7)40nm G/LP技术移植到28nm可达2,133+ Mbps；(8)支持AHB/AXI以及ECC；(9)支持DFI的2.1接口。 |
网友评论