明德扬FPGA设计技巧--gVim模板分享2

2017年11月29日 15:11    taiyangyu_2
关键词: 明德扬 , FPGA , gVim , altera , xilinx

FPGA工程师都知道,Verilog代码绝大部分都是always语句,结构基本上都是一致的,为了减少重复性的工作,让工程师专注于设计实现,明德扬精心制作了常用模板,只要你安装好明德扬提供的GVIM,就能使用这些模板了。

1.模块的模板

在GVIM输入“Module”并回车,如下图所示


就能得到下面的模块的模板。

模块的模板包括了输入输出信号列表、信号定义,组合逻辑和时序逻辑等,这是一个模块常用的组件。学员只需要理解各个部分的意义,按要求来填空就可以,完全没有必要去记住。我看很多学员刚开始学习时,花费大量的时间去记住、背熟模块,这是没有意义的。
2.输入“Reg1”并回车

就能得到单比特的reg信号定义

3.输入“Reg2”并回车

就能得到2比特的reg信号定义

4.输入“Reg8”并回车


就能得到8比特的reg信号定义

类似的快捷命令有:

reg信号

Reg1

Reg2

Reg3

Reg4

Reg8

Reg16

Reg32

wire信号

Wire1

Wire2

Wire3

Wire4

Wire8

Wire16

Wire32

input信号

Input1

Input2

Input3

Input4

Input8

Input16

Input32

output信号

Output1

Output2

Output3

Output4

Output8

Output16

Output32

要使用上面快捷命令,需要明德扬的配置文件,欢迎关注明德扬公众号“fpga520”,或群544453837索取。口号:多用模板,减少记忆,专注设计!

欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-520169-1-1.html     【打印本页】
taiyangyu_2 发表于 2017-11-29 16:39:54
本次分享的主题是《如何阅读他人代码》。无论是学习,还是工作,阅读他人代码都是必不可少的。如果有注释还好,没有注释或者不规范的代码,绝对会让人头疼。本次公开课,将现场如何阅读他人代码,学好几招,必定终身受用。 如果想参加,请加公开课群:29,14,47,47,0
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

相关视频演示

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部