Xilinx、Arm、Cadence和台积电共同构建7纳米CCIX测试芯片

2017年09月13日 15:09    eechina
关键词: CCIX , 一致性
来源:TechNews

晶圆代工龙头台积电7纳米制程再迈进一步,11日宣布,与旗下客户包括Xilinx(赛灵思)、ARM(安谋国际)、Cadence Design Systems(益华电脑)等公司联手打造全球首款加速器专属快取互联一致性测试芯片(Cache Coherent Interconnect for Accelerators,CCIX)。

该测试芯片旨在提供概念验证的硅芯片,展现CCIX的各项功能,证明多核心高效能ARM CPU能透过互联架构和芯片外的FPGA加速器同步运作。该芯片将采用台积电的7纳米FiNFET制程技术,将于2018年正式量产。

台积电表示,由于电力与空间的局限,数据中心各种加速应用的需求也持续攀升。像是大数据分析、搜寻、机器学习、无线4G/5G网络连线、全程在存储器内运行的资料库处理、影像分析、以及网络处理等应用,都能透过加速器引擎受益,使数据在各系统元件间无缝移转。无论资料存放在哪里,CCIX都能在各元件端顺利存取与处理资料,不受资料存放位置的限制,亦不需要复杂的程式开发环境。

CCIX可充分运用既有的服务器互联基础设施,还提供更高的频宽、更低的延迟、以及共用快取存储器的资料同步性。这不仅大幅提升加速器的实用性以及资料中心平台的整体效能与效率,亦能降低切入现有服务器系统的门槛,以及改善加速系统的总体拥有成本(TCO)。

这款采用台积电7纳米制程的测试芯片将以ARM最新DynamIQ CPUs为基础,并采用CMN-600互联芯片内部汇流排以及实体物理IP。为验证完整子系统,Cadence还提供关键输出入埠(I/O)以及存储器子系统,其中包括CCIX IP解决方案(控制器与实体层)、PCI Express?4.0/3.0(PCIe 4/3)IP解决方案(控制器与实体层)、DDR4实体层、包括I2C、SPI、QSPI在内的周边IP、以及相关的IP驱动器。

未来,合作厂商运用Cadence的验证与实体设计工具实现测试芯片。测试芯片透过CCIX芯片对芯片互联一致协定,可连线到Xilinx的16纳米Virtex UltraScale+FPGA。测试芯片预计于2018年第1季初投片,量产芯片预订于2018下半年开始出货。

欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-516897-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

相关视频演示

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部