超越摩尔定律 赛灵思全球首发堆叠硅片互联技术
发布时间：2010-11-1 10:49
发布者：嵌入式公社
关键词：
堆叠
|
新的技术为FPGA带来全新密度、带宽和节能优势。相对于单片器件，单位功耗的芯片间带宽提升了 100 倍，容量提升 2-3 倍 日前，全球可编程平台领导厂商赛灵思公司 （Xilinx）宣布推出业界首项堆叠硅片互联技术，即通过在单个封装中集成多个 FPGA 芯片，实现突破性的容量、带宽和功耗优势，以满足那些需要高密度晶体管和逻辑，以及需要极大的处理能力和带宽性能的市场应用。通过采用3D封装技术和硅通孔 (TSV) 技术，赛灵思28nm 7系列FPGA目标设计平台所能满足的的资源需求，是最大单芯片 FPGA 所能达到的两倍。这种创新的平台方法不仅使赛灵思突破了摩尔定律的界限，而且也为电子产品制造商系统的大规模集成提供了无与伦比的功耗、带宽和密度优化。 ISE 13.1 设计套件目前已向客户推出试用版，利用其提供的软件支持，28nm Virtex-7 LX2000T 产品将成为全球首个多芯片 FPGA，其逻辑容量是目前赛灵思带串行收发器的最大型40nm FPGA的3.5倍以上，同时也是最大竞争型的带串行收发器 28nm FPGA 的2.8倍以上。该产品采用了业界领先的微凸块 (micro-bump) 组装技术、赛灵思公司专利FPGA创新架构，以及TSMC的硅通孔 (TSV) 技术以及赛灵思的专利 FPGA 创新架构。在同一应用中，相对于采用多个具有不同封装的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系统成本及电路板的复杂性。 TSMC研究及发展资深副总经理蒋尚义博士说：“与传统的单芯片FPGA相比，采用多芯片封装的FPGA提供了一个创新的方法，不仅实现了大规模的可编程性、高度的可靠性，还提高了热梯度和应力容限特性。通过采用TSV技术以及硅中介层实现硅芯片堆叠方法，赛灵思预期基于良好的设计测试流程，可大大降低风险，顺利走向量产。 通过该流程，公司将满足设计执行、制造验证以及可靠性评估等行业标准。” 在赛灵思堆叠硅片互联结构中，数据在一系列相邻的FPGA 芯片上通过10,000 多个过孔走线。相对于必须使用标准I/O连接在电路板上集成两个 FPGA 而言，堆叠硅片互联技术将单位功耗芯片间连接带宽提升了 100 倍，时延减至五分之一，而且不会占用任何高速串行或并行I/O资源。通过芯片彼此相邻，并连接至球形栅格阵列，赛灵思避免了采用单纯的垂直硅片堆叠方法出现的热通量和设计工具流问题。赛灵思基础 FPGA 器件采用 28nm HPL（高性能低功耗）工艺技术，为 FPGA 芯片集成提供了功耗预算理想的封装方法。 赛灵思的堆叠硅片互联技术服务于处于新一代电子系统核心地位的要求最高的 FPGA应用。该技术具有超高带宽、低时延和低功耗互联等优异特性，使客户不仅能够通过与单片FPGA 器件采用的同一方法来实现应用；利用软件内置的自动分区功能实现按钮式的简便易用性；而且还能支持层次化或团队化设计方法，实现最高性能和最高生产力。 赛灵思同业界领先的代工厂包括TSMC等在内的外包组装与测试合作伙伴建立了强大可靠的供应链，为芯片工艺提供强大支持。目前已向客户推出试用版的ISE 13.1 设计套件提供配套的软件支持。预计首批产品将于 2011 年下半年开始供货。如欲了解包括白皮书在内的更多技术资料，欢迎访问以下网址：http://www.xilinx.com/cn/technology/roadmap/index.htm。 
赛灵思堆叠硅片互联技术常见问题解答.pdf
(125.47 KB)
|
网友评论