基于FPGA的行间转移面阵CCD驱动电路设计

发布时间:2010-8-17 16:34    发布者:lavida
关键词: CCD , FPGA , 驱动电路
1、引言  

电荷耦合器件(CCD)是一种光电转换式图像传感器,它将图像信号直接转换成电信号。由于 CCD 具有集成度高、低功耗、低噪声、测量精度高、寿命长等诸多优点,因此在精密测量、非 接触无损检测、文件扫描与航空遥感等领域中得到了广泛的应用。面阵列CCD成像器件分为 全帧转移(Full Frame)CCD、帧转移(Frame. Transfer)CCD、行间转移(Interline Transfer) CCD 三种类型。行间转移CCD 中的成像区与存储区呈列交错,因此不需要机械快门,速度最 快且能连续成像;同时在真正的成品中,会在每个像素上加微透镜从而弥补了填充因子小的缺 点。典型的消费级的相机,一般用的都是行间转移CCD。  

CCD器件需要驱动脉冲信号才能正常工作,而驱动电路就为CCD提供所需的时序逻辑和相关 的电压信号,所以驱动电路的研制就显得十分的重要。CCD的驱动电路主要由供电模块、驱动器 电路和驱动时序产生电路三部分组成。常用的几种CCD 驱动时序产生方法包括:中小规模数字 逻辑电路驱动方法、使用只读存储器方法、微处理器或数字信号处理器(DSP)、使用可编程逻辑 器件,CPLDFPGA等。本文中驱动时序采用第三种方法可编程逻辑器件FPGA来实现。  

2、Kodak CCD KAI-0340 简介  

KAI-0340 是Kodak 公司生产的一款行间转移型面阵CCD,单(双)通道输出可选择(本文中选用单通道输出模式)。主要的性能参数如下:  


  
具有以下特征:  

·水平、垂直均为两相驱动,其中一相垂直转移时钟为三电平  

·电子快门  

·低暗电流、高灵敏度  

·每行左右两端各有 24 个暗像元,可以作为暗电平参考  

3、CCD 供电模块  

为了保证 CCD KAI-0340S 正常工作,需要的驱动电压和直流偏置电压具体要求如表1 所示。  


  
对表 1 进行分析可知:只需+15V 和-9V 两组电压就可实现对CCD 的基本偏置;H1、H2 水 平移位驱动工作电压峰峰值为5V(-5V"0V),R 复位驱动的工作电压峰峰值也为5V(-3V"+2V), 因此取+5V 作为水平和复位驱动时钟的工作电压;V1 垂直转移的工作电压9V(-9V"0V),V2 为三电平(-9V、0V、+9V), 从而取±9V 作为垂直驱动时钟的工作电压;电子快门脉冲电压为 VAB"VAB+40V(峰峰值为40V),需要±20V 电路来实现。同时结合整个CCD 成像系统供电 需求,得出所需电压电平种类为:+3.3V,+5V,±9V,+10V,+15V,±20V。为了提高系统 的电源效率,设定整个供电系统的外部输入电压为三种:+5V,-10V,+15V。+9V、+10V 和+3.3V 电压通过集成稳压器LT 1764EQ 和LT 1764EQ-3.3 来实现;-9V 通过-10V 电压分压得到;产生 电子快门高压脉冲所需±20V 电源采用±10V 脉冲倍压电路实现,具体电路的原理图如图1 所示。经实际应用表明,电源模块满足各功能电路所需电压及功耗。  


  
4、驱动器电路  

面阵 CCD KAI-0340S 的驱动时钟分为水平移位时钟、复位时钟、垂直转移时钟、电子快门 时钟四种,需要的驱动电压具体要求见表1。  

CCD 在单端输出模式下, 水平移位时钟对应图像传感器的管脚连接如下: H1=H1S(5)+H1BL(4)+H2BR(9); H2=H2S(7)+H2BL(3)+H1BL(8)。H1,H2,R 共用一片74AC04 驱动器,每个时钟使用两个门驱动,再配合滤波电容和钳位电路便可以实现对面阵CCD 的水平 和复位驱动。  

垂直转移需要 V1、V2 两相驱动时钟,其中V2 为三电平,因为FPGA 产生的信号只有‘0’ 和‘1’两种状态,所以需要将信号V2 分解成V2HM 和V2ML 两个信号。V1 通过一片EL7212 进行驱动,配合滤波电容和钳位电路实现。  

V2 驱动器选用一片MAX4426,通过V2HM 控制其 电源端(将V2HM 反向)。当V2HM 为高的时候,MAX4426 产生峰峰值9V 的输出信号,当 V2HM 由高变低时,MAX4426 的电源端被升到18V,从而产生出满足要求的三电平信号V2。 电子快门脉冲电压为 VAB"VAB+40V(峰峰值为40V),使用分立元件产生,具体电路的原 理图如图2 所示。  


  
5、CCD 驱动时序设计  

KAI-0340S工作需要6路驱动信号:分别是两相水平移位寄存器时钟H1、H2;复位脉冲时钟 RL;两相垂直转移时钟V1、V2(分解成V2HM和V2ML);电子快门时钟SUB。CCD成像的一个 工作周期分三个阶段:曝光阶段,行间转移阶段和水平移位阶段。CCD工作时,首先底层出现电 子快门脉冲将光敏区的电荷清除,电子快门脉冲之后开始图像信号积分阶段,积分完成后V2上 的高电平把光敏区的包含图像信息的电荷包转移到挡光的垂直CCD上,接下来通过V1和V2的互补 时钟逐行把垂直CCD中的电荷包转移到水平CCD上,再通过H1和H2的互补时钟逐个把水平CCD上的电荷包转移到浮置扩散输出节点,进行电荷测量供后续电路处理,同时CCD又可进行下一帧图像 的曝光。KAI-0340S的详细驱动时序关系参见其使用说明书。其中实现H1和H2部分程序如下:  




  
本文选用的FPGA 是Xilinx 公司的XC2S150,一共有150,000 个逻辑门,满足整个系统的所有需求;采用硬件描述语言VHDL 进行逻辑设计,用ModelSim 仿真,关键部分的波形见图3。  


  
6、结论  

本文的创新是:先将V2 三电平进行分解,之后巧妙地利用两个驱动器和钳位电路来实现三 电平阶梯波形的时序驱动;采用FPGA 器件来设计行间转移面阵CCD 驱动时序。系统设计完成后, 由示波器测试各路输出的驱动信号,所显示的波形与仿真波形一致,得到令人满意的结果。因 此本文的驱动电路设计方案能够满足的 KAI-0340 的性能要求,可以用来驱动行间转移型面阵 CCD KAI-0340S。
欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-21996-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表