ST与法国多家机构建立新的联合实验室，开发新一代高可靠性超微电子元器件
发布时间：2015-7-22 16:31
发布者：eechina
意法半导体（STMicroelectronics，简称ST）与Carnot STAR（研究应用科技）协会成员，法国普罗旺斯材料、微电子和纳米电子研究院（包括IM2NP–CNRS / 艾克斯-马赛大学 / 土伦大学 / ISEN高等电子与数字技术学院）宣布正式启用其新设立的联合实验室。双方有着多年的密切合作经验，希望可以凭借多项联合研发项目，开发下一代高可靠性超微（Ultra-miniaturized）电子元器件。
辐射效应与电气可靠性（REER, Radiation Effects and Electrical Reliability）联合实验室是一个跨地区的研究机构，汇集马赛、土伦两个城市的IM2NP研究人员及位于格勒诺布尔（Grenoble）附近的意法半导体Crolles实验室的技术专家。 REER联合实验室的科学项目将主攻两个研究领域：辐射对纳米级数字电路的影响，以及纳米级互补金属氧化半导体（CMOS, Complementary Metal-oxide Semiconductor）技术的电气可靠性。这两个研究方向对于意法半导体及其能否研发可靠性极高的集成电路至关重要。汽车、网络、医疗、航天和安保等应用对集成电路的可靠性有非常高的要求。 在这些应用领域中，电子元器件本身具有一些先天限制（包括电场、机械应力、温度等）和特定环境限制（特别是自然或人造辐射源的粒子辐射），是当今集成电路及下一代集成电路面临的日益严峻的挑战。 为预测并减弱辐射效应，半导体工业需要对这些现象进行表征、建模和仿真，而如何有效降低辐射效应是新联合实验室的主要研究目标之一。 此外，开发下一代纳米电子技术必须解决诸多挑战和障碍，设计人员必须更清楚地了解在集成电路制造工艺中，每一道工序可能会面临的问题。联合实验室的研究范围从原子级最重要的现象，到系统、材料、芯片物理性质以及抗辐射电路设计。 这些研发项目将具有全球性的竞争力，主攻最先进的微电子技术，例如28纳米及以下的技术节点，特别是意法半导体在Crolles开发的FD-SOI（全耗尽型绝缘层上硅）制造工艺，这让意法半导体成为全球第一个开发出最具创新性的世界领先的纳米级集成电路。 在开业不久后，联合实验室便受邀参加法国企业局（DGE, Directorate for Enterprises）、法国国际采购局（DGA, French defense procurement agency）主导的ENIAC行动与支持计划的欧洲CATRENE集群计划（European CATRENE cluster），参与多项法国国家级、欧洲和国际合作计划项目。今后五年，联合实验室预计将安排高水平博士研究人员，主要参与在法国政府工业研究培训协议（CIFRE, industrial agreement for training through research）计划资助的国家与民间企业合作研究活动。 |
网友评论