各大电子公司的面试或笔试题---威盛VIA

2009年04月11日 07:04    老郭
关键词: VIA , 笔试 , 电子公司 , 面试 , 威盛
两个positions, ASIC and VLSI:

VLSI:

1、解释setup和hold time violation,画图说明,并说明解决办法。

2、说说静态、动态时序模拟的优缺点。

3、用一种编程语言写n!的算法。

4、画出CMOS的图,画出tow-to-one mux gate。

5、说出你的最大弱点及改进方法。

6、说出你的理想。说出你想达到的目标。 题目是英文出的,要用英文回答。

ASIC:

1、一个四级的Mux,其中第二级信号为关键信号 如何改善timing

2、一个状态机的题目用verilog实现 不过这个状态机话的实在比较差很容易误解的

3、卡诺图写出逻辑表达使...

4、用逻辑们画出D触发器

5、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素同时给出表达式

6、c语言实现统计某个cell在某.v文件调用的次数(这个题目真bt)

7、cache的主要部分什么的

8、Asic的design flow....

补充:用逻辑门画D触发器
欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-144-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

厂商推荐


关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备11013910号 | 京公网安备11010502021702
回顶部