博客

modelsim仿真差错流程

mygod22 2013-9-8 23:28

modelsim仿真差错流程总结，防止忘记 首先，建立恰当的testbench在modelsim中进行仿真 其次，结合RTL模型，从第一个模块开始查信号，排除第一个模块的错误 然后查第二个RTL模块的信号，直至查到最后一个模块的信号。

个人分类: FPGA|1468 次阅读|0 个评论

modulesim仿真clk周期与testbench程序设置不一致问题-并行块与串行块

mygod22 2013-9-5 20:23

问题： 请教：testbench的时钟周期跟modelsim 仿真 的时钟周期不一致问题。 我的tesbench是这样写的， `timescale 10 ns/ 1 ns module digital_led_test(); reg Rsetn; reg clk; &nbs ...

个人分类: FPGA|2660 次阅读|0 个评论

本页有 1 篇博客因作者的隐私设置或未通过审核而隐藏