x
x

Verilog数字VLSI设计教程 李林 编著【中文清晰版】

发布时间:2012-10-17 16:21    发布者:看门狗
iqpl7276 发表于 2017-4-9 11:14:05
谢谢分享
jo3686 发表于 2017-7-9 17:47:41
谢谢分享
leonlee.hang 发表于 2018-4-22 14:20:59
没得说了,谢谢
jimcmwang 发表于 2021-7-25 16:17:02
Verilog数字VLSI设计教程_[李林 编著][2010][319页].part3.rar (8.89 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part2.rar (14.31 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part1.rar (14.31 MB)

随书光盘:
Verilog数字VLSI设计教程.rar (5.69 MB)
jimcmwang 发表于 2021-7-25 16:17:35
Verilog数字VLSI设计教程_[李林 编著][2010][319页].part3.rar (8.89 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part2.rar (14.31 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part1.rar (14.31 MB)

随书光盘:
Verilog数字VLSI设计教程.rar (5.69 MB)
jimcmwang 发表于 2021-7-25 16:23:45
Verilog数字VLSI设计教程_[李林 编著][2010][319页].part3.rar (8.89 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part2.rar (14.31 MB)

Verilog数字VLSI设计教程_[李林 编著][2010][319页].part1.rar (14.31 MB)

随书光盘:
Verilog数字VLSI设计教程.rar (5.69 MB)
12
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(7/7):还有哪些重要计时参数?
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(2/7):什么是理想时钟?
  • KSZ989x系列交换机应用设计要点培训教程
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表