别蒙我，PCB板上这几对高速走线怎么看我都觉得一样！

高速先生成员--黄刚前几篇文章中，Chris一直在围殴高速设计中的过孔优化，粉丝们直呼很难，过孔孔径要做多大，过孔的反焊盘要避让多少，过孔的焊盘又要缩小到哪个尺寸，不仿真真的是搞不赢。这个情况还间接导致部分PCB设计工程师找到了借口：都没仿真，我肯定无法做出最好的过孔性能嘛！！！https://p3-sign.toutiaoimg.com/tos-cn-i-axegupay5k/77afcd1c227d4476abc36695a2a5dd67~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=Ow5Jzs0kZ3QrQyRpr4ns98wkccs%3D

行行行，都是SI工程师的错，没有手把手的给出优化的方式。为了给SI工程师找回场子，Chris决定暂时不对PCB工程师说过孔这档子事了。那不说过孔说什么啊，就单纯的走线，正常走的话也不影响高速性能。Chris就喜欢杠，就打算在走线上挑挑刺！https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/c0368be1c14b41fdb34bc127c6932f00~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=m5QqqI2yssoXAkoug%2B%2F48amldNM%3D

你以为Chris装不了？废话不说了，直接上案例。各位PCB设计工程师，你们觉得下面两对表层的高速走线，长度完全一样，性能会有区别吗？https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/707a7838f8b144e0bf730c37271f5394~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=aaV3%2BjqsOySDAu7tdgT%2BNotB0Ro%3D

没有过孔，就是表层的差分走线，乍一看，还真没什么不一样，硬要说有哪里不同的话，那就只有差分绕等长的位置不一样，但是两根走线也不需要单独进行大波浪或者小波浪的补偿，就直接通过拐弯补偿了，大家也知道，就这样拐个导弧的弯，阻抗也不会发生变化。长度一样，阻抗也不会变化，那性能还能有什么差异啊！https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/46e4ec5465d547d0a8943a39104f74ad~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=4g6wGVFVbuIO%2FkjdfUs1GuzKxIA%3D

感觉Chris是要没文章硬写了？别急，先看完Chris的这一组走线的仿真对比后才说哈。还是关于上面这一组对比的具象化，我们设计以下几对同样长度，不同拐弯情况的表层差分线来进行仿真对比，如下所示：https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/035bd0668f144b438e8f277604dc37a3~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=kSHC%2BP34%2FVXBmkFgbEP6EsVkE3A%3D

拐弯哪里不同？可能有的粉丝还没看出来，Chris给大家标个数值就知道了，以上面两对走线为例，不同的地方就是拐弯补偿的间隔不同哈！上面两对对比的设计就是50mil和350mil的拐弯补偿间隔。https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/ec7e311010374a09a3cb38a8ceeaca07~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=88iC5NvbGFfUebRbrqv%2Fcg%2BJFTs%3D

多个一百几十mil的，感觉也没啥影响吧？真的是这样吗？那我们来看看上面仿真的这一组从间隔50mil到350mil，每隔50mil递进的设计的损耗结果。注意哈，不同的间隔设计，总的长度都是一样长的哈！这一点很关键，如果总长不一样，那比较就没有意义了！惊呆大家下面的仿真对比结果来了， 从50mil到350mill的间隔，在20GHz之后慢慢就有差异了，到40GHz的高频时，350mil的间隔比50mil设计就大了一倍，要是看到60GHz，都快大出2倍了！https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/856f08a91a31433bbd61cb17a858fe4e~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=KjyRKCW%2BlhkLPlUTDS7VaRsy4kk%3D

啥啊这？老老实实的在表层走一对差分线都能走出那么大的性能差异！看来不仅是过孔难搞啊，单单差分走线也不好弄。在信号速率很高的时候，平时看起来一点影响没有的设计细节其实也会对信号质量产生不小的影响。对于PCB设计工程师来说其实也不再是简单的拉通走线就完事了哈。最好需要自己懂一点SI相关的理论，才能抠出比别人性能更好的走线细节，当然这不是件容易的事情，毕竟当局者迷旁观者清，你在设计这对差分线的时候，可能都未必会想到这个问题哈！https://p3-sign.toutiaoimg.com/tos-cn-i-6w9my0ksvp/d87ee0777a14455981f94899038eca4c~tplv-tt-origin-web:gif.jpeg?_iz=58558&from=article.pc_detail&lk3s=953192f4&x-expires=1750055213&x-signature=OGolwVemwW6qYb8hbfpcIE7%2Fvw4%3D

问题：可能有点难，但是感觉也只能这样问：到底上面几组设计为什么损耗有那么大的差异啊？【关于一博】一博科技成立于2003年3月，深圳创业板上市公司，股票代码: 301366，专注于高速PCB设计、SI/PI仿真分析等技术服务，并为研发样机及批量生产提供高品质、短交期的PCB制板与PCBA生产服务。致力于打造一流的硬件创新平台，加快电子产品的硬件创新进程，提升产品质量。