电子工程网 › 博客

发布博客

博客

DDR5这么快，为啥还能那么稳？: edadoc2003 2023-6-28 09:27; 高速先生成员--姜杰大家都在关注DDR5跑的有多快，高速先生却在关心它为什么能够跑的稳…… 内存的稳定性，离不开RAS功能。提起RAS，熟悉DDR的小伙伴们一定记得行地址选通信号（Row Address Strobe, RAS），不过这个信号跟本文没啥关系，为了避免大家概念混淆，先说明一哈。言归正传，今天要介绍的是另外 ...; 个人分类: 原创技术|212 次阅读|0 个评论

为何PCB做个喷锡的表面处理，板子就短路了: edadoc2003 2023-6-21 16:21; 一博高速先生成员：王辉东端午的脚步越来越近了，在伟伟的记忆深处，端午节是奶奶深夜一针一线，缝制的红彩香包。是爷爷点在她和弟弟额头上的雄黄酒。是妈妈包的糯米棕子和绑在手上的五色线。是爸爸悬挂在门头上的艾草还有煮锅里的咸鸭蛋和红独蒜。伟伟说想家了，把这个单交 ...; 个人分类: 原创技术|330 次阅读|0 个评论

PCB做了盲埋孔，还有必要再做盘中孔工艺吗: edadoc2003 2023-6-14 17:03; 一博高速先生成员--王辉东初夏的西湖美艳无边，若不去看看人生总觉遗憾。杭州两大美女明明和琪琪约好这个星期天，一起去西湖转转，到灵隐寺许个愿，再到北高峰爬个山。话说两人正行之间，看到正对面也有两个美女结伴同行，蹒跚的从山上面走下来。两人虽是大汗淋漓，但是兴致很高。只听见一个美女对另 ...; 个人分类: 原创技术|405 次阅读|0 个评论

DDR跑不到速率后续来了，相邻层串扰深度分析！: edadoc2003 2023-6-6 18:13; 高速先生成员：黄刚就在刚刚，雷豹把他对叠层的调整方式和改善后的仿真结果给师傅Chris看完后，Chris给雷豹点了个大大的赞，因为优化的方式其实不需要大改DDR的走线，只需要把相邻层的信号最大限度的拉开，同时为了保证叠层厚度不变，就需要把信号和参考的地平面相应的靠近。这个操作的好处是显而易见，信号与信号 ...; 个人分类: 原创技术|297 次阅读|0 个评论

DDR跑不到速率，调整下PCB叠层就搞掂了？: edadoc2003 2023-6-2 16:39; 高速先生成员--姜杰关于DDR的案例，高速先生已经分享过很多期的文章了，有通过修改主控芯片的驱动解决问题的，有通过修改PCB走线的拓扑来解决问题的，也有通过调节端接电阻来解决问题的，相对于下面即将登场的解决方法而言，上述的方式都突然显得很复杂了。不信？那我们一起往下看呗！又是一个睡眼朦胧的 ...; 个人分类: 原创技术|384 次阅读|0 个评论

小电源，大讲究，PCB电源信号完整性: edadoc2003 2023-5-23 13:35; 高速先生成员--姜杰成功的电源设计千篇一律，失败的直流压降各有各的秘密。对于电源的直流压降，高速先生之前分享过一些低电压、大电流的电源案例，其实，对于种类繁多的小电源，由于电流相对较小，设计过程中更容易被忽视，直流压降超标的情况也屡见不鲜，稍不注意，就容易翻车。今天，就让我们跟随电流的脚步，看看 ...; 个人分类: 原创技术|295 次阅读|0 个评论

解析DDR设计中容性负载补偿的作用: edadoc2003 2023-5-16 18:11; 高速先生成员--孙小兵我们先来了解一下容性负载和感性负载对链路阻抗的影响。仿真链路模型如下图所示。链路中有三段50Ω的理想传输线，第一段和第二段之间增加一个电容模拟容性负载，第二段和第三段之间增加一个电感模拟感性负载，链路末端是一个1KΩ的电阻相当于开路。利用TDR仿真工具看整个链路的阻抗情况。 ...; 个人分类: 原创技术|322 次阅读|0 个评论

线宽变大，损耗变小；线宽无限大，损耗无限小？: edadoc2003 2023-5-11 10:49; 作为高速信号传输的重要的指标之一，损耗，无论是对硬件工程师，设计工程师还是我们SI工程师来说，都会是非常的关注。而对于像背板传输这种长距离的走线系统或是像芯片测试板要求损耗极小的情况，传输线的损耗在总的系统损耗里面一定是占到一个大头的位置。尤其是在板材和走线长度已经定下来的情况下，传输线的线宽几乎就 ...; 个人分类: 原创技术|261 次阅读|0 个评论

年少不知回损好，却把插损当作宝: edadoc2003 2023-4-17 15:32; 一博高速先生成员：黄刚因为本期要讲的是插损和回损的关系，因此本文的开头，我们还是首先回顾下S参数的概念。首先我们需要知道S参数其实是个黑匣子，什么是黑匣子呢，那就是我们其实不需要知道它包含了哪些链路结构，不管是多长的走线，里面有多少个过孔，或者说是经过了多少个连接器，我们只关心这个未知链路的 ...; 个人分类: 原创技术|298 次阅读|0 个评论

芯片那么小，封装基板走线损耗能大到哪去？: edadoc2003 2023-4-7 16:55; 一博高速先生成员：黄刚相比于一块PCB的载板，芯片封装基板的大小放在PCB板里面，可能只占其中的一小部分，然后去对比在封装基板上的走线和在PCB板上的走线，可能至少是几倍的长度关系。那么大家会不会觉得，封装基板上走线那么短，损耗几乎可以忽略不计呢？尤其是去问只接触过PCB板设计的工程师小伙伴们，大部分 ...; 个人分类: 原创技术|422 次阅读|0 个评论

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

关于我们 - 服务条款 - 使用指南 - 站点地图 - 友情链接 - 联系我们
电子工程网 © 版权所有京ICP备16069177号 | 京公网安备11010502021702

返回顶部