x
x

Xilinx FPGA入门连载77:AD和DA联合测试

发布时间:2016-5-30 08:00    发布者:rousong1989
Xilinx FPGA入门连载77ADDA联合测试
特权同学,版权所有
配套例程和更多资料下载链接:
1.jpg
1 功能简介
        该实例工程的功能框图如图所示。DA输出同IIC协议实现,DA输出的数据来自导航按键的设置,DA输出数据显示在数码管的高两位;AD实时采集模块实现SPI协议,定时采集AD芯片TLC549中的模拟电压数据,其值显示在数码管的低两位。
2.jpg
2 模块划分
        本实例模块划分如图所示。
3.jpg
● Adc_controller.v模块定时进行AD芯片的模拟量转换和采集。
● Seg7.v模块驱动数码管显示当前期望输出的DA数据。
● Dac_controller.v模块输出DA数据到芯片DAC5571中。
● Key_check.v判断导航按键的按下与否,相应设置DA输出数据。
3 板级调试
连接好下载线,给SP6开发板供电。
打开ISE,进入iMPACT下载界面,将本实例工程下的sp6.bit文件烧录到FPGA中在线运行。
        确保P10PIN2PIN3用跳线帽短接。
        此时当我们使用导航按键进行DA输出数据设定,则相应的高两位和低两位数码管都会发生变化,而且基本是一致的。这说明ADDA芯片都能正常的工作。

本文地址:https://www.eechina.com/thread-166501-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • KSZ989x系列交换机应用设计要点培训教程
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • AOE | 时钟与时序(6/7):稳定性与精度的区别是什么?
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表