搜索
热门关键词:
继电器
protel99se
Mathworks
电容
PowerPCB
手机版
官方微博
微信公众号
登录
|
免费注册
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
会展
工具
博客
论坛
在线研讨会
技术频道:
单片机/处理器
FPGA
软件/编程
电源技术
模拟电子
PCB设计
测试测量
MEMS
系统设计
无源/分立器件
音频/视频/显示
应用频道:
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人
当前位置:
EEChina首页
›
论坛
›
FPGA/CPLD
返回列表
查看:
3084
|
回复:
3
[提问]
急!!!!!!!!!!fpga设计:两个异步全局时钟的切换
[复制链接]
诸神
诸神
当前离线
积分
1231
发表于 2012-8-13 10:40:41
|
显示全部楼层
|
阅读模式
白皮书下载:测量系统构建完整指南
贸泽电子有奖问答视频,回答正确发放10元微信红包
我现在有两个clk:clk1和clk2,都是100mhz,我使用bufgmux进行全局时钟的切换,但是不能够热插拔(clk1是永远存在的;clk2优先级高于clk1,当程序运行正常后,拔掉或者插上clk2程序将死掉;但是插上clk2后开机可以切换,或者拔掉clk2后开机也可以切换),请求高手指点????????????????????????
回复
举报
asyou
asyou
当前离线
积分
6100
发表于 2012-8-13 14:12:11
|
显示全部楼层
你要把Bufgmux的切换条件搞清楚,必须是前一个时钟的低电平和后一个时钟的下降沿才发生切换!仔细读手册吧!
回复
支持
反对
举报
asyou
asyou
当前离线
积分
6100
发表于 2012-8-14 16:09:07
|
显示全部楼层
都不回来感谢我一下!
回复
支持
反对
举报
老郭
老郭
当前离线
积分
867480
发表于 2012-8-14 16:42:51
|
显示全部楼层
谢谢楼上
回复
支持
反对
举报
返回列表
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
关于我们
-
服务条款
-
使用指南
-
站点地图
-
友情链接
-
联系我们
电子工程网
© 版权所有
京ICP备16069177号
| 京公网安备11010502021702
快速回复
返回顶部
返回列表