CPLD程序求助：到fit这一步编不过去了

yulanxin · 发表于 2012-7-12 22:31:43

初学CPLD，编个接收1553B数据的小程序。前面综合，翻译都通过了，就是到映射过不去，编译的结果总是报同样的错误，如下：Mapping a total of 236 equation into 16 function blocks
Error:CPLD:892 Cannot place signal init_reg<1>.Consider reducing the collapsing input limit or the product term limit to prevent the fitter from creating high input and / or high product term functions.

CPLD:868 Cannot fit the design into any of the soecified devices with the selected implementation options.

注：init_reg<1>是我定义的一个中间信号。先前编译的时候是报另一个中间信号dout<6>存在这类错误，因dout信号与一个双向端口有关系，对双向端口增加了一个三态的信号的处理，后来再编译就换成init_reg<1>这个信号有错了。

这两个错误到底什么意思呢？怎么改呢？请高手指教，不胜感激。

McuPlayer · 发表于 2012-7-13 00:16:30

换个资源多的device

Airy39 · 发表于 2012-7-14 01:10:34

同意楼上，貌似是资源不够

mbl88888888 · 发表于 2012-7-14 05:24:44

是不是你这个中间信号init_reg<1>前后的数据格式不正确或者不一致，或者数据流向有冲突，导致的？

[提问] CPLD程序求助：到fit这一步编不过去了