Mentor 线上研讨会:如何减少设计错误

发布时间:2020-6-24 15:50    发布者:eechina
关键词: Mentor , 设计错误
原理图输入好像是一个容易的工作,但它是整个电子设计的基础,任何简单的错误都会给整个设计带来返工和项目延迟,经常出现的错误包括电源接错或漏接、端接错误、二极管方向错误、驱动强度计算错误等。75%的项目都需要费时、费力的修改和返工。检查复杂单板(原理图几十上百页)都不容易,更何况还要检查多板系统的连接。一次正确对于电子设计来说非常重要。

设计评审环节依赖人工检查来发现可能的设计错误,自动化的方法可以用程序来发现这些错误,帮助设计师更好地设计电路功能。

Xpedition Valydate是行业领先的原理图分析验证工具, 提供100%全覆盖网络连接验证。

本次网络研讨会将演示在原理图设计阶段,减少设计错误、降低设计风险的方法和手段。

讲师:尤立夫,1998年毕业于哈尔滨工程大学,并获得工学博士学位。至今拥有20年EDA行业从业经验,目前担任Mentor PCB产品部技术市场工程师职务。在电子系统设计和仿真,数据管理等方面拥有丰富的经验和背景。

7月7日晚,我们敬请您莅临直播间,共同探讨减少原理图设计错误的方法。

扫码立即报名! (扫码关注Mentor公众号,点击报名链接即可)
二维码.jpg

报名成功后,加下方微信领取十元红包!
wechat-xiaobai.jpg
欢迎分享本文,转载请保留出处:http://www.eechina.com/thread-594349-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表