勇敢的芯伴你玩转Altera FPGA连载77：基于SignalTap II的超声波测距调试之SignalTap I

rousong1989

勇敢的芯伴你玩转Altera FPGA连载77：基于SignalTap II的超声波测距调试之SignalTap II调试

特权同学，版权所有

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1i5LMUUD

         在Quartus II重新编译后，我们再次进入SignalTapII Logic Analyzer的界面，如图9.15所示，在确保连接好SF-CY4开发板、超声波模块、USB-Blaster下载线和USB电源线后，在JTAG ChainConfiguration中可以分别点击Setup和Scan Chain识别USB-Blaster并建立连接，随后点击图示左下角的“…”按钮，加载cy4.sof文件。点击SOF Manager后面的Programmer按钮进行下载。

图9.15 SignalTap II Logic Analyzer的在线烧录视窗

         完成FPGA的下载配置后，我们点击选中Instance下面的唯一一个选项，如图9.16所示，然后再点击它上面的连续触发按钮。

图9.16 选择信号采集项

         如图9.17所示，我们可以看到采样信号ultrasound_echo和ultrasound_trig不停的有新的采样波形产生，如果在超声波模块前面放置障碍物（比如一本书），这个障碍物距离超声波模块的远近，会让ultrasound_echo信号波形的高脉冲保持时间发生变化。

图9.17 信号采集波形