频率合成器电路原理图

发布时间:2011-2-6 22:25    发布者:1770309616
关键词: 频率合成器
频率合成器电路原理图

      电路说明频率合成器按照单循环PLL合成器(最小调谐步长100Hz)电路图组装,本振使用DDS频率合成器AD9835(最廉价的一种)。信号放大器组装在三级管Q1,借助变容二极管重新调整波长使其位于62.025–91.925 MHz之间。在Q3组成缓冲放大器,放大器信号从其输出端进入发射转发器Q4、Q5。从Q4输出进入接收机混频器,从Q5到频率分配器100(可以用其他现有的数字集成电路,只要具备2个条件:1.脉冲数频率>100 MHz;2.总的分解系数等于100)DD1, DD2 ,DD3。然后620250–919250 Hz频率信号进入频率-相位检波器DD4 ,DA3的一个输入端,从输出端失调信号进入信号放大器变容二极管,ФАПЧ闭合回路。来自DDS合成器本振信号频率620250–919250 Hz,经低频滤波器L3L4C11C14C19和Q2放大器进入频率-相位检波器的第二输入。信号放大器每调谐100Hz DDS频率改变1Hz。

合成器电路原理图(1).jpg
本文地址:https://www.eechina.com/thread-52118-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表