查看: 3016|回复: 1

[提问] 基于fpga的模拟视频显示问题

[复制链接]
发表于 2011-1-26 19:44:43 | 显示全部楼层 |阅读模式
在做一个采集ccd图像然后输出到监视器的东西,后面输出的视频是pal制式的,时钟是14.75m,前端的像素时钟是25m,分辨率512*512想通过一片sdram作为缓存,有没有什么好的方案。我想到的就是ccd-fifo-sdram-fifo-pal输出,sdram的时钟控制在75m左右,不过就是在sdram的bank切换和地址变化方面有些迷惑,pal视频的输出代码和sdram的控制代码基本都没问题了
发表于 2011-1-27 10:59:53 | 显示全部楼层
这个会计是专家
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表