搜索
热门关键词:
中芯国际
恩智浦
赛普拉斯
VHDL
STM32
手机版
官方微博
微信公众号
登录
|
免费注册
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
会展
工具
博客
论坛
在线研讨会
技术频道:
单片机/处理器
FPGA
软件/编程
电源技术
模拟电子
PCB设计
测试测量
MEMS
系统设计
无源/分立器件
音频/视频/显示
应用频道:
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人
当前位置:
EEChina首页
›
论坛
›
FPGA/CPLD
返回列表
查看:
3016
|
回复:
1
[提问]
基于fpga的模拟视频显示问题
[复制链接]
wynzju
wynzju
当前离线
积分
695
发表于 2011-1-26 19:44:43
|
显示全部楼层
|
阅读模式
白皮书下载:测量系统构建完整指南
贸泽电子有奖问答视频,回答正确发放10元微信红包
在做一个采集ccd图像然后输出到监视器的东西,后面输出的视频是pal制式的,时钟是14.75m,前端的像素时钟是25m,分辨率512*512想通过一片sdram作为缓存,有没有什么好的方案。我想到的就是ccd-fifo-sdram-fifo-pal输出,sdram的时钟控制在75m左右,不过就是在sdram的bank切换和地址变化方面有些迷惑,pal视频的输出代码和sdram的控制代码基本都没问题了
回复
举报
kbgyzp
kbgyzp
当前离线
积分
55931
发表于 2011-1-27 10:59:53
|
显示全部楼层
这个会计是专家
回复
支持
反对
举报
返回列表
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
关于我们
-
服务条款
-
使用指南
-
站点地图
-
友情链接
-
联系我们
电子工程网
© 版权所有
京ICP备16069177号
| 京公网安备11010502021702
快速回复
返回顶部
返回列表