查看: 1030|回复: 13

说说国产CPU是怎么回事ZT [复制链接]

riverpeak (离线)
积分
316707
帖子
6963
发表于 2009-5-31 17:16:54 |显示全部楼层
关键词: CPU , 国产
这几天论坛上说国产cpu的帖子很多,争论也很多,但看看发现大多数讨论的人并不知道cpu是怎么设计、生产、制造的,随便说说……

其实CPU也好还是一般的普通集成块(一种非常常见的电子元件的统称)也好,都是集成电路,也就是说设计起来原则上并无太大的区别。因此,设计CPU实际上也就是设计一个集成电路而已,美国人50年代的技术了。

但是现在的cpu和50年代的集成块一样吗?不同。原因在哪里?规模太大!!多大??大到难以想象!!!据报道“Intel Larrabee集成多达17亿个晶体管”,这只是一个普通显卡芯片而已。

如此大规模的集成电路最主要的问题恐怕不是怎么设计出来,而是怎么制造,因为这关乎到你的成品多大,好不好用。假设Intel Larrabee的晶体管每个造出来占1平方微米(比头发丝的横截面还小),那么这个集成电路的大小还要有1700平方毫米之多,也就是长2厘米款10厘米的大cpu,这还没有算这么多元器件的连接线和引脚……算上这,这个cpu恐怕要有0.1平方米大了。

大不说,而且cpu大了以后功耗会迅速增加。我们都知道,每个元器件在电流工作下都会发热,17亿个晶体管是什么功耗?而连接这17亿个晶体管的导线有多长?要发多少热???

外行恐怕看不懂了,我也不好说太多,但希望你们明白,大规模集成电路的制造和生产工艺是CPU行业的核心技术。现在intel的cpu的集成规模,导线线宽只有45纳米,也就几个分子款,这需要超高精密的仪器才能做到,绝不是想代工给中国一样,拉一群民工就能干得了的。而中国恐怕绝不具备这种生产能力。


这就不说了,前面好像说的是中国自己设计CPU,这又让人笑话了。其实,我也能设计cpu,绝不需要什么院士头衔,这没什么难的。真的!!你也能!!!!

先说一下,现代电子工业技术都从美国来的,设计这个也是一样的,我可以手把手教你10分钟学会怎么设计一个cpu.

首先,买一个个人计算机(说是美国人的技术不反对吧?),再装一套微软的操作系统(是不是美国人的?),在买一套正版的cadence软件(一种集成电路设计软件,也是美国人的),好准备活动到此为止。

运行cadence软件,在设计原理图的地方加入一些工具库里的模块,然后用连线连接起来……最后用系统自动布线工具布线,一个cpu就设计好了。这个软件还有仿真运行功能,你可以直接运行一下看看,呵呵:)至于这个cpu想要什么功能,你就加什么模块就可以了,但连接不要出错……


呵呵,说的太简单了,主要是为了让大家方便理解,实际上做起来比这复杂些,但原理差不多。选择计算机cpu的各种模块,连接,调试,不行再来几把,总能成功的。这样,一个cpu就可以设计好了。然后你就可以外包给ST(意法半导体,我们的合作伙伴)生产了。

如此看来,设计cpu好像并没什么大不了的,美国人好像都给我们准备好了,从软件到硬件,甚至生产……我们只需要抓几个人来连连线,调试一下??事实就是这么荒唐,实际上中科院干的就是这个……抓几个猴子都能干的事情。

不过,设计cpu真的这么没技术含量吗?intel的cpu也这样吗?当然不是。

事实上,设计出cpu很容易,但让他有用,好用则很难。
1,要规模尽可能的小,小就便宜,就功耗低,就快,就省钱!!
2,运行速度快,这就需要算法,基础理论研究啊!中国还是不入流的呢。
3,功耗要低,这点和上面两点有很大关系,另外跟制造的工业也有很大关系。
4,安全不要出错,不要死机,不要很容易坏,要能适应温度范围大

咱们弄得那个龙芯,还没出来,我也不好说啥。但就本人在科技行业混了这么多年的经验看,猜测这个龙芯应该是这样的:

1,基本可以跑,但是应该容易死机,容易出错
2,速度估计很难赶上主流cpu,因为主流cpu的设计不会被打倒工具包里出售,都是技术秘密,买不到的。
3,功耗估计不会很低,这主要是因为算法不好,也就是第2点的原因,但因为是ST代工,工艺上还是有保障的,但绝对不会是45纳米技术!
4,开始喊一喊,然后不久就没声了……最后,若干年后,在重新弄一个……

基本上这是我在科技领域的经验。这种东西设计的目的根本就不是服务于市场,而是在科工委混经费的,国家大多数的经费基本都是这样,弄个东西,糊弄一下,然后就完了。863花了多少钱?呵呵……看看我预言的对不对吧……
老郭 (离线)
积分
873312
帖子
5419
发表于 2009-5-31 19:07:43 |显示全部楼层
要做CPU,先培养Intel。要培养Intel,先培养民营企业。

反正国家不能老花冤枉钱去培养国企那些扶不起的阿斗~
诸葛孔明 (离线)
积分
825472
帖子
1818
发表于 2009-5-31 21:56:32 |显示全部楼层
问题是在人? 制度? 还是在落后几十年的经验呢?哪一个起决定作用;

想当年的原子弹不也是我们自己DIY的!也和重视的程度有关系吧。
一朝成名 (离线)
积分
36983
帖子
1865
发表于 2009-5-31 22:05:01 |显示全部楼层
国内,君正算一个不错的公司
老郭 (离线)
积分
873312
帖子
5419
发表于 2009-5-31 22:18:55 |显示全部楼层
回复3楼诸葛孔明

CPU和原子弹可不是一回事。原子弹是一次性的,可以不惜代价。但CPU属于商业行为,必须考虑性价比,否则你就要赔个底朝天。

商业行为就需要纯粹的商业机构(公司)来做,政府给个好政策扶持一下就行了,不要过分“关心”,也就是不要添乱。政府官员往往不是真正关心,而是贪心,因为这里头的利益太大。事情往往就坏在这个地方。好大喜功、弄虚作假、急功近利,这些坏风气总是和官员的利益扯在一起。
诸葛孔明 (离线)
积分
825472
帖子
1818
发表于 2009-6-1 08:54:56 |显示全部楼层
回复5楼老郭

一步慢,步步慢,外加环境因素,估计我们想要做出像样的CPU,还有很长的路要走啊。
一朝成名 (离线)
积分
36983
帖子
1865
发表于 2009-6-1 10:55:45 |显示全部楼层
已经不错了,除了龙芯,君正,方舟现在做的都不小了
翠花 (离线)
积分
30490
帖子
29
发表于 2009-6-1 15:33:09 |显示全部楼层
搜了一下CPU的封装,还真有不少学问在里面;

自从美国Intel公司1971年设计制造出4位微处a理器芯片以来,在20多年时间
内,CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ,数位从4位、
8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上,接近GHz;CPU芯片里集成
的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLS
I达到 ULSI。封装的输入/输出(I/O)引脚从几十根,逐渐增加到 几百根,下世纪初可
能达2千根。这一切真是一个翻天覆地的变化。
  对于CPU,读者已经很熟悉了,286、386、486、Pentium、Pentium Ⅱ、Celeron、
K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路
的封装,知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳,它不仅
起着安放、固定、密封、保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界
与外部电路的桥梁——芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过
印制板上的导线与其他器件建立连接。因此,封装对CPU和其他LSI集成电路都起着重要
的作用。新一代CPU的出现常常伴随着新的封装形式的使用。
芯片的封装技术已经历了好几代的变迁,从DIP、QFP、PGA、BGA到CSP再到MCM,技术指
标一代比一代先进,包括芯片面积与封装面积之比越来越接近于1,适用频率越来越高,
耐温性能越来越好,引脚数增多,引脚间距减小,重量减小,可靠性提高,使用更加方
便等等。
  下面将对具体的封装形式作详细说明
  一、DIP封装
  70年代流行的是双列直插封装,简称DIP(Dual In-line Package)。DIP封装结构具
有以下特点:
1.适合PCB的穿孔安装;
2.比TO型封装易于对PCB布线;
3.操作方便。
  DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架
式DIP(含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)。
  衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值
越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例,其芯片面
积/封装面积=3×3/15.24×50=1:86,离1相差很远。不难看出,这种封装尺寸远比芯片
大,说明封装效率很低,占去了很多有效安装面积。
  Intel公司这期间的CPU如8086、80286都采用PDIP封装。
  二、芯片载体封装
  80年代出现了芯片载体封装,其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic
Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封
装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Pac
kage),封装结构形式如图3、图4和图5所示。
  以0.5mm焊区中心距,208根I/O引脚的QFP封装的CPU为例,外形尺寸28×28mm,芯片
尺寸10×10mm,则芯片面积/封装面积=10×10/28×28=1:7.8,由此可见QFP比DIP的封
装尺寸大大减小。QFP的特点是:
  1.适合用SMT表面安装技术在PCB上安装布线;
  2.封装外形尺寸小,寄生参数减小,适合高频应用;
  3.操作方便;
  4.可靠性高。
  在这期间,Intel公司的CPU,如Intel 80386就采用塑料四边引出扁平封装PQFP。
  三、BGA封装
  90年代随着集成技术的进步、设备的改进和深亚微米技术的使用,LSI、VLSI、ULS
I相继出现,硅单芯片集成度不断提高,对集成电路封装要求更加严格,I/O引脚数急剧
增加,功耗也随之增大。为满足发展的需要,在原有封装品种基础上,又增添了新的品
种——球栅阵列封装,简称BGA(Ball Grid Array Package)。
  BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封
装的最佳选择。其特点有:
  1.I/O引脚数虽然增多,但引脚间距远大于QFP,从而提高了组装成品率;2.虽然它的
功耗增加,但BGA能用可控塌陷芯片法焊接,简称C4焊接,
  从而可以改善它的电热性能:3.厚度比QFP减少1/2以上,重量减轻3/4以上;4.寄生参
数减小,信号传输延迟小,使用频率大大提高;5.组装可用共面焊接,可靠性高;6.BGA封
装仍与QFP、PGA一样,占用基板面积过大;
  Intel公司对这种集成度很高(单芯片里达300万只以上晶体管),功耗很大的CPU芯片
,如Pentium、Pentium Pro、PentiumⅡ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装
CBGA,并在外壳上安装微型排风扇散热,从而达到电路的稳定可靠工作。
  四、面向未来新的封装技术
  BGA封装比QFP先进,更比PGA好,但它的芯片面积/封装面积的比值仍很低。
  Tessera公司在BGA基础上做了改进,研制出另一种称为μBGA的封装技术,按0.5mm
焊区中心距,芯片面积/封装面积的比为1:4,比BGA前进了一大步。
  1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构,其封装
外形尺寸只比裸芯片大一点点。也就是说,单个IC芯片有多大,封装尺寸就有多大,从
而诞生了一种新的封装形式,命名为芯片尺寸封装,简称CSP(Chip Size Package或Chi
p Scale Package)。CSP封装具有以下特点:
  1.满足了LSI芯片引出脚不断增加的需要;2.解决了IC裸芯片不能进行交流参数测试
和老化筛选的问题;3.封装面积缩小到BGA的1/4至1/10,延迟时间缩小到极短。
  曾有人想,当单芯片一时还达不到多种芯片的集成度时,能否将高集成度、高性能
、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用
表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯
片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重
大影响。MCM的特点有:
  1.封装延迟时间缩小,易于实现组件高速化;2.缩小整机/组件封装尺寸和重量,一
般体积减小1/4,重量减轻1/3;3.可靠性大大提高。
  随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用
,人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进
一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上,从而又导致了封装由单
个小芯片级转向硅圆片级(wafer level)封装的变革,由此引出系统级芯片SOC(System
On Chip)和电脑级芯片PCOC(PC On Chip)。
  随着CPU和其他ULSI电路的进步,集成电路的封装形式也将有相应的发展,而封装形
式的进步又将反过来促成芯片技术向前发展。(
embcom (离线)
积分
88910
帖子
38
发表于 2009-6-1 16:07:03 |显示全部楼层
一名美国加州的游戏开发人员Steve Chamberlin花费了18个月自己动手制造了一块8位CPU,此项工程从2007年起开始设计,共耗资1000美元,总共使用了1253条电线线 缆。Steve Chamberlin并为这块CPU取名为BMOW(Big Mess of Wires)。

a3042575.jpg


a3042577.jpg
一朝成名 (离线)
积分
36983
帖子
1865
发表于 2009-6-1 19:25:52 |显示全部楼层
外国闲人不少,不像在中国,都跑路混饭吃
chunyang (离线)
积分
3578
帖子
261

专家VIP勋章

发表于 2009-6-11 16:07:20 |显示全部楼层
楼主把问题看的太简单了……
naos (离线)
积分
6279
帖子
48
发表于 2009-6-12 23:03:51 |显示全部楼层
1、知识产权问题,现有体系都有知识产权,x86等体系别想碰了

2、1楼描述大多针对fpga设计,cpu设计,10年说你刚刚入门,一点都不过分。

3、单片机,网上代码很多,随便找一个fpga都可以实现功能,但你做一个ic试试,我想,用过单片机的人,都知道,不同厂家的差异
McuPlayer (离线)
积分
75355
帖子
4009
发表于 2009-6-13 16:19:16 |显示全部楼层
楼上有假冒ID的嫌疑,不论你观点如何,随便注册名人马甲是不妥当的。
huangqi412 (离线)
积分
6271
帖子
1783
发表于 2009-6-14 09:46:13 |显示全部楼层
名人扎堆
您需要登录后才可以发表评论 登录 | 立即注册

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部