Quartus II 8.1（Altera）
发布时间：2008-12-1 14:04
发布者：admin
| Altera公司发布了Quartus II软件8.1，进一步巩固在CPLD、FPGA和HardCopy ASIC设计性能和效能上的领先地位。这一最新版Quartus II软件延续了该公司保持高密度FPGA最短编译时间的历史。根据内部基准测试结果，编译时间比任何其他FPGA供应商的开发软件都要快三倍以上。利用 Quartus II软件的增强特性，设计团队能够更迅速地达到时序逼近，降低功耗，减小研发成本，将产品尽快推向市场。 更快的设计开发 虽然新一代FPGA功能的进一步增强，而设计团队还一直受限于有限的开发时间。Quartus II软件8.1自动完成以前比较耗时的功能，从而缩短了开发时间。Quartus II软件以前版本中的设计划分规划器现在在8.1版中可以自动完成划分功能，使设计人员能够充分发挥渐进式编译的效能优势。Quartus II软件将门控时钟自动转换为FPGA体系结构支持的功能等价逻辑，因此，不需要手动修改门控时钟。自动完成这些功能使设计团队能够将精力集中在设计的增值部分。 扩展器件支持 2008年3月，Altera发布40-nm Stratix IV FPGA，巩固了其在高性能、高密度FPGA市场上的领先地位。到目前为止，近600名客户参与了Altera Stratix IV早期试用计划，很多客户都使用Quartus II软件，在所有Altera市场领域应用中采用Stratix IV FPGA开始设计。8.1版为这些客户提供更全面的支持，增加了Stratix IV引脚以及新的低成本封装Stratix IV FPGA速率等级器件的支持。软件增加了对收发器时序模型的支持，并支持8.5-Gbps收发器、1.6-Gbps LVDS和400-MHz DDR存储器。对于需要实现HardCopy ASIC的设计人员，Quartus II软件提供HardCopy IV E ASIC初步支持。 8.1新增特性 SignalTap II嵌入式逻辑分析器——更精细的数据采样控制，加速了调试过程，提高了片内存储效率。 增强SOPC Builder工具 新的HDL模板提高了速度，方便了SOPC Builder重用知识产权(IP)。 新的Avalon存储器映射半速率桥功能，实现了DDR SDRAM低延时访问。 新的操作系统支持——现在包括Red Hat Enterprise Linux 5和CentOS 4/5(32位/64位)。 增强第三方仿真接口——接口支持库文件自动编译，实现了快速仿真设置。 新的引脚顾问——顾问指导引脚建立，以及与第三方电路板工具的接口。 Real Intent验证支持——Real Intent的Meridian FPGA时钟域交叉(CDC)软件提供使用方便的自动时钟目的验证功能，发现设计错误，帮助您有信心完成可靠的CDC操作。 新的增强IP内核和宏功能——数字信号处理(DSP)、存储器和协议加速了开发过程。 物理综合引擎增强——和前一版相比，关键时序模块的性能平均提高了20％，更迅速地达到时序逼近。 Synopsys设计约束(SDC)——SDC模板指导并加速时序约束的建立。 价格和供货信息 现在可以下载Quartus II 软件8.1订购版和免费的网络版。还可以申请获得DVD格式订购版软件。Altera的软件订购程序将软件产品和维持费用合并在一个年度订购支付中，简化了获取Altera设计软件的过程。订购用户可以收到ModelSim -Altera版Quartus II 软件以及IP基本套装的全部许可，它包括11个Altera最流行的IP(DSP和存储器)内核。一个节点锁定的PC许可年度软件订购价格为2,495美金，可以在Altera eStore购买，也可以通过认证分销商来购买。 |
网友评论