欢迎访问电子工程网!   登录 | 免费注册 ]   

xfire的个人空间 http://www.eechina.com/space-uid-14571.html [收藏] [复制] [分享] [RSS]

博客

村田噪声抑制基础教程-第三章 噪声问题复杂化的因素

已有 783 次阅读2014-10-24 21:03 |个人分类:技术分享| 关键词: EMC, EMI

3-1. 简介

第2章介绍了产生电磁噪声的机制,并特别详细地介绍了数字电路中产生的噪声。
要应对电子设备噪声干扰,不仅需要了解噪声源,还必须知晓传输路径和天线的特征。本章节详细介绍了其中的传输路径。

在此之前,已经通过较为简单的表述解释了噪声的产生(谐波除外)。但是,在解释噪声传输和发射的机制时,会提及传输理论、电磁学和天线理论中使用的术语(如图3-1-1所示)。如果不理解这些术语,就无法处理噪声问题。

因此,本章节将(尽量使用较少的公式)解释这些术语,并介绍关于噪声的重要课题,如谐振和阻尼、噪声传导和反射以及源阻抗。

村田噪声抑制基础教程-第二章 产生电磁噪声的机制图3-1-1 第3章将要介绍的内容

3-2. 谐振和阻尼

在产生噪声或接收到噪声感应时,谐振是一个重要因素。如果电路中包含意外建立的谐振电路,则会在谐振频率处产生非常大的电流或电压,更易产生噪声干扰。尽可能消除电路中的谐振是很重要的。如果要抑制谐振,需使用阻尼电阻器。本章节将介绍谐振和阻尼电阻器。

3-2-1. 并联谐振和串联谐振

(1) LC谐振电路

谐振指的是电路中的感应电抗和电容电抗在特定频率处相互抵消,这个特定频率就叫做“谐振频率”。尽管能产生电抗(阻抗的虚数分量)的典型元件是电感器 (线圈) 和电容器,但任何其他元件,甚至连简单的导线都可以是产生谐振的要素,因为它们仍具有非常小的电抗。(尽管除上述元件之外,天线、平行板、传输路径等也可能导致与EMC相关的谐振,但此处我们只着重于电感器和电容器产生的LC谐振。)

(2) 谐振电路的阻抗

如图3-2-1所示,谐振电路分两种: 串联谐振和并联谐振。根据图3-2-2中的计算示例,串联谐振使阻抗降至最低值(理论上为零),而并联谐振使阻抗升到最高值(理论上为无穷大)。

村田噪声抑制基础教程-第二章 产生电磁噪声的机制

图3-2-1 串联谐振和并联谐振

村田噪声抑制基础教程-第二章 产生电磁噪声的机制(该图表示电抗在数轴上的大小)

图3-2-2 谐振电路的阻抗

(3) 电抗抵消为零

如图3-2-3所示,电感器电抗和电容器电抗的量值在谐振频率处变为相等,两者相互抵消,最终相加之和为零。

图3-2-3解释了串联谐振的情形;如果是并联谐振,则将电抗替换为电纳(导纳的虚数成分),会出现电纳在谐振频率处被抵消为零。因此,阻抗升到最高值,这很容易理解。

(4) 谐振频率

无论是串联谐振还是并联谐振,都可以通过以下公式估算出谐振频率ƒ0。在图3-2-2的示例中,ƒ0约为50MHz。

村田噪声抑制基础教程-第二章 产生电磁噪声的机制

(公式3-2-1)

(5) 谐振Q

谐振强度可通过指数Q(质量因子)来表示。Q越高表示谐振越强。指数Q也是用作表示电容器和电感器性能的指数。存在这样一种关系: 当使用Q值较大的电容器或电感器时,所建立谐振电路的Q值也较大。如何估算Q值将在章节3-2-5中作解释。

(6) 电容器和电感器的自谐振

在高频范围内使用电容器或电感器时,由于其固有的寄生成分,电容器或电感器本身会在特定频率处导致谐振。这就叫做自谐振。自谐振将在第6章中进一步讲述。

村田噪声抑制基础教程-第三章 噪声问题复杂化的因素

图3-2-3 串联谐振使阻抗降至最低值的机制

3-2-2. 关于谐振电路EMC措施的问题

(1) 谐振电路放大电压

如果电路中存在意外产生的谐振,阻抗会在谐振频率处发生显著变化,导致较大的电流或电压,这会是产生噪声干扰的一个原因。
例如,从外侧向图3-2-2(a)中计算的串联谐振电路输入交流信号。如图3-2-4所示,当使用输出阻抗为50Ω的信号发生器施加电压恒定(振幅0.5V)的信号时,电容器会在50MHz谐振频率处产生比输入信号高数倍的电压。在这种情况下,电容器或电感器上产生的电压达到输入电压与Q的乘积。如何估算Q值将在章节3-2-5中作解释。图3-2-4的的情况表明Q = 6.3。

(2) 谐振电路可能意外产生

图3-2-4中的测试电路包括一个电容器和一个电感器,其中使用的常数为数字电路中通常会产生的值。例如,数字IC的输入端子具有不同pF的浮动静电容量。线路的电感约为1uH/米。因此,如果将约1m的电缆连接至数字IC的输入端子(将其连接至外部传感器等),就会产生此处所示的谐振电路。
如果误将导体连接至此点,就会成为噪声发射的原因之一。

村田噪声抑制基础教程-第三章 噪声问题复杂化的因素

图3-2-4 谐振电路的频率特征示例(计算值)

(3) 在输入电压很小的情况下内部电压升高

如图3-2-2(a)所示,串联谐振电路的阻抗在谐振频率处达到最低值。因此,您可能简单地认定电压降低。但实际上电压为什么会升高呢?
图3-2-5显示了电压的分解。谐振电路入口处(电阻器和电感器的中点)处的电压确实降低到非常小的水平。但是,由于阻抗降低,电流变大了。因此,谐振电路内产生了比所施加电压更高的电压。
在电容器接收一定电压时,为什么谐振电路入口处的电压会消失?此时,电感器也像电容器一样,接收了完全相同的电压。因为此电压的方向与电容器电压的方向相反,所以在谐振电路入口处几乎察觉不到任何电压。

(4) 谐振电路各点的电压完全不同

当电路发生谐振时,电路各点的电压相差很大。即使某点的电压测量值似乎表明噪声有所减弱,但整个噪声发射的测量值也可能保持不变甚至有所升高。所以需要注意这样的情况。
上面的例子是关于串联谐振电路的情形。如果是并联谐振电路,流经电容器和电感器的电流会比输入信号的电流更高。因为这种电流也是产生噪声的原因之一,所以在并联谐振电路的情况下也需要注意。

村田噪声抑制基础教程-第三章 噪声问题复杂化的因素

图3-2-5 谐振电路不同位置的电压(计算值)

3-2-3. 数字电路连接至谐振电路时

(1) 在谐振频率处更容易产生噪声

如上所述,如果将可以作为天线的导体连接至谐振电路,导体会接收谐振频率的高压,产生很强的发射,从而导致噪声。此外,就抗扰度而言,噪声容易在谐振频率处被接收。
如果接有天线的谐振电路连接至包含很宽范围频率的信号(如数字信号),谐振频率附近频率的谐波将具有很强的发射性。图3-2-6和图3-2-7给出了一些例子: 在上述50MHz串联谐振电路连接至10MHz时钟脉冲信号时,测量脉冲波形和发射的变化。作为噪声抑制的示例,图中也指出了连接有铁氧体磁珠时的波形和发射。

(2) 数字信号连接至谐振电路时

图3-2-6提供了测试电路及电压波形的测量结果。作为噪声源的数字IC中使用了74AC00。IC的输出端连接至谐振频率为50MHz的串联谐振电路。观察到的波形表明10MHz数字脉冲中存在强烈的振铃,使脉冲波形严重失真。这是因为,在10MHz信号所包含的谐波中,仅提取了第5次谐波(50MHz)。(观察到振铃频率为50MHz)

(3) 使用铁氧体磁珠的阻尼

后面将会介绍阻尼电阻器和铁氧体磁珠能有效抑制这类谐振。图3-2-6展示了连接有铁氧体磁珠时的波形。从图中可以发现,谐振已经得到抑制,信号也恢复到原来的脉冲波形。

(4) 通过噪声发射确认谐振

图3-2-7显示了噪声发射的结果。磁场强度是通过“3米法”测量的。为便于参照,图中也提供了无天线情况下的测量结果,而且已经证实了在仅包括数字IC和谐振电路时,几乎没有噪声发射。图中下部的曲线表示频谱分析仪的黑色噪声电平。

(5) LC谐振和天线谐振

图3-2-7(a)指出了用15cm导线作为天线连接谐振电路来发射噪声的情形。在LC谐振电路的谐振频率50MHz处观察到强烈的发射。除了此频率外,还在500MHz处观察到了噪声。在该频率处,作为天线连接的15cm导线作为1/4波长天线工作。因此,除了图3-2-7(a)中的LC谐振,还可能观察到天线的谐振效应。天线的谐振将在后续章节中进行讲述。

图3-2-7(b)显示了连接铁氧体磁珠时的测量结果。可以发现噪声发射得到了有效抑制。

村田噪声抑制基础教程-第三章 噪声问题复杂化的因素

图3-2-6 谐振电路和天线连接至数字信号的测试电路

谐振电路和天线连接至数字信号时的噪声发射

图3-2-7 谐振电路和天线连接至数字信号时的噪声发射

3-2-4. 无电感器或电容器的情况下产生谐振的示例

(1) 数字信号线建立的谐振电路

为了进行测量并着重考察图3-2-6和图3-2-7中的谐振效应,试验中使用了电容器和电感器建立LC谐振电路。但是,在实际电路中,没有这些元件也会产生谐振。
例如,在如图3-2-8所示的数字信号线路中,驱动器和接收器之间连接的导线存在电感。此外,接收信号的接收器的输入端存在静电容量。可以认为章节2-4-7所述数字电路通过这些因素构成了一个谐振电路。

(2) 随着谐振频率降低问题变得明显

当数字信号线路非常短时,这些因素导致的谐振频率会变得非常高(100MHz以上),因此其影响可以忽略。但是,如果使用的是双面板,或通过延长线路增强电感,或通过连接多个接收器增加静电容量,较低谐振频率产生的影响(脉冲波形失真或噪声发射增强等)将不可忽略。
为应对上述情形,可为信号输出元件提供连接盘,便于使用诸如铁氧体磁珠的谐振抑制元件,从而能够按照章节3-2-6所述轻松实施噪声抑制措施。

数字信号线路构建的谐振电路模型

图3-2-8 数字信号线路构建的谐振电路模型

(3) 电源电缆和印刷电路板可能是产生谐振的原因

除了数字信号外,各种构成电路的因素都可作为电路图中未提及的电容器或电感器运作,并导致谐振。所以需要注意这样的情况。图3-2-9提供了一个示例。

谐振示例

图3-2-9 谐振示例

3-2-5. 电阻器及铁氧体磁珠的阻尼作用

(1) 串联谐振电路的阻尼

可通过在谐振电路中加入电阻器来抑制谐振。这种电阻器被称为阻尼电阻器。图3-2-10提供了增加阻尼电阻器的一个示例(在图中表示为R)。
当如图3-2-10(a)所示在串联谐振中串联使用一个阻尼电阻器时,谐振器的Q可如下推导出来 [参考文献 1]:

公式3-2-2(公式3-2-2)

例如,我们可以把图3-2-4的测试中使用的部件常量代入公式中。如果电阻器R的信号源输出阻抗为50Ω,可以得出Q = 6.3,表示谐振很强烈。如果电阻器R升高,Q会变小,从而减弱谐振。因此,可以发现,增加一个超过50Ω的电阻器可以减弱谐振。
通常而言,为了抑制谐振,会慎重选择电阻器,使Q设定为1或以下。

(2) 串联谐振电路的非振荡条件

为消除来自脉冲波形(如数字信号)的正脉冲信号、负脉冲信号或振铃,使用满足以下公式的电阻器来实现LCR串联谐振电路的无振荡条件。

公式3-2-3

(公式3-2-3)

公式(2)使Q为0.5或以下。

(3) 并联谐振电路的阻尼

相反,当如图3-2-10(b)所示在并联谐振中并联使用一个阻尼电阻器时,谐振器的Q可如下推导出来:

公式3-2-4

(公式3-2-4)

在这种情况下,电阻越小,谐振越弱。

电阻器阻尼作用的示例

图3-2-10 电阻器阻尼作用的示例

3-2-6. 数字信号的阻尼

(1) 阻尼电阻器和阻抗匹配电阻器

在利用阻尼电阻器防止如图3-2-8所示数字电路线路导致的谐振时,通常如图3-2-11所示将其与线路串联使用。在此期间,电阻越大,谐振抑制效果越好。但是,如果阻尼过大,会产生副作用,如信号衰减和脉冲波形缓慢上升。因此,应根据噪声抑制与电路运作之间的平衡选择合适的电阻器。如果线路可以视作传输线,可利用下一章节中讲述的阻抗匹配方法,以更为简便的方式完成这个操作。

(2) 铁氧体磁珠的阻尼作用

如章节2-4-7图3-2-6和图3-2-7中的示例,铁氧体磁珠通常用于EMC对策中的阻尼。此时,应选择这个元件,使铁氧体磁珠的电阻(R)成分在谐振频率处满足公式(2)。由于铁氧体磁珠的阻抗具有频率特征,谐振可以得到抑制,同时还会最小化对信号波形的影响。此外,相比电阻器而言,铁氧体磁珠可吸收更大的直流电流。

数字信号阻尼

图3-2-11 数字信号阻尼

3-3. 噪声传导和反射

噪声传导藉由导体传导性和空间传导性产生。在解释导体传导性的本质时,可能会运用传输理论概念。为便于理解以下内容,我们将用一种简化的方法解释EMC中用到的传输理论概念。有关详细和具体阐释,请参阅技术资料[参考文献 2,3,4]
在传输理论中,导体被视为传输线路,电能在传输线上以波的形式传导,并在末端发生反射。无论传导的能量是信号还是噪声,都同样是以波的形式传导的。因此,本章节首先针对信号先解释了传输理论的概念,进而讲述噪声的传导。

3-3-1. 数字信号对脉冲波形的影响

(1) 反射导致谐振

当数字信号与10cm或更长的导线相连时,可能导致如图3-3-1所示的振铃现象。如上一章节所述,由于线路中存在电感和静电容量,这可以解释为谐振。但是,根据传输理论,由于导线两端信号波发生如图3-3-2所示的反射,也可以认为导线本身作为一种谐振器,让特定频率成分变得非常明显。这样一来,传输理论就从电波传导和反射的角度解释了这种现象。
运用传输理论可以预测,在振铃的振荡频率处以及更高频率范围内会出现频谱(图中460MHz和860MHz)增加的现象(如图3-3-1(c)所示)。

(2) 反射会干扰信号波形的传输

如果发生反射或谐振,脉冲波形无法正确传输。为正确传输信号波形,需要抑制导线两端的反射。利用传输理论,可以提出一种抑制反射的设计,并预测反射导致的波形变化。

数字信号中振铃的示例图3-3-1 数字信号中振铃的示例

数字信号中产生振铃的机制

图3-3-2 数字信号中产生振铃的机制

3-3-2. 特性阻抗和反射

(1) 阻抗匹配

为抑制导线两端的反射,需要执行“阻抗匹配”。“匹配”一词指的是匹配导线的“特性阻抗”与连接至导线端的电路的“阻抗”。

(2) 特性阻抗

如图3-3-3中信号线路所示传导电波的导体被称为信号线路。通过传输线路传输电时,电力和电流之间的比率恒定。这一比率就称为特性阻抗。特性阻抗由每单位导线长度的电感和静电容量决定(如图3-3-3所示),是无损传输线路的纯电阻。大家提到同轴电缆时说50Ω或75Ω,就是指的特性阻抗。如果本课程中没有另作规定,我们则认为传输线路处于理想状态而且没有任何电阻损耗,以便简化理论和表述。这也适用于后面的章节。(如果存在损耗,特性阻抗就不是纯电阻,会使整个概念更加复杂。)

信号线的分布式恒定线路模型图3-3-3 信号线的分布式恒定线路模型

(3) 负载、终端、终端匹配

如图3-3-4(b)所示,当连接至导线端(以下称为终端)的电路阻抗(以下称为负载)与特性阻抗相等时,全部电能将被传输到负载,而不会发生任何反射。信号波形也被正确传输。在这种情况下,可以说此导线的终端是终端匹配的。

(4) 匹配能传输全部能量

如果导线端连接至另一个电路而不是负载,则电路的输入阻抗会被视为负载阻抗,以考虑阻抗匹配。当电路的输入阻抗与传输线的特性阻抗相同时,可以传输全部能量。在这种情况下,可以说这两个电路相互匹配。
在噪声抑制中,能量传输并不总是好事。在噪声传输路径与噪声源或天线相互连接之处,形成较差的阻抗匹配更有利,这样才不会传输噪声能量。

(5) 反射波

如果负载阻抗不同于特性阻抗,信号能量会被部分反射,并通过传输线路逆流,如图3-3-4(c)所示。这种波被称为“反射波”,反射的大小以“反射系数”表示。如果发生反射,则会在终端处观察到加入了输入波和反射波的波形。

(6) 数字信号中包含的反射波

图3-3-5提供了数字信号与传输线路和负载相连时所产生波形的一个示例。如图3-3-5(a)所示,一根28cm长的导线(特性阻抗为50Ω)传输33MHz时钟脉冲发生器信号。
图3-3-5(b)给出了所连接负载具有与导线特性阻抗相同阻抗时的情形。脉冲波形被正确传输。(因为时钟脉冲发生器的输出电阻大,上升时间约为2ns。)

(7) 通过增加行波和反射波形成数字信号

图3-3-5(c)给出了连接数字IC时的情形。信号振幅增加,同时可以观察到一些过冲和下冲。观察到的波形是由终端处产生的反射波和原信号右向行波相重叠产生的。这就意味着终端处产生了具有与原信号相同迹象的反射波(图3-3-4(c)),因此信号振幅看起来比原信号更大(图3-3-5(b))。
与此相反,还存在另一种情形: 反射波的迹象与原信号相对,使信号振幅比原信号小。
表示反射波的这种迹象(更准确的说是相位)和大小的系数是反射系数。

信号反射和匹配

图3-3-4 信号反射和匹配

发生反射时数字信号波形的示例

图3-3-5 发生反射时数字信号波形的示例

(8) 反射系数是矢量

反射系数Γ是一个矢量,其大小为ρ,相位角度为Φ,可在复杂平面上标绘在半径为1的圆内(如图3-3-4(c))。因此,ρ的取值范围为0到1。
ρ=1表示全反射,而ρ=0表示无反射。通常而言,该值随频率而变化。
随着特性阻抗和负载阻抗之差变大,反射会越来越强,因此,ρ值增加(更接近圆的边缘)。如果是完全反射,ρ等于1,标注在圆周上。

(9) 反射系数位于圆心意味着“匹配中”

在未发生反射时(匹配中时),反射系数被标绘在圆心处。按照前述方法通过圆内的位置来表示反射系数,会有助于从直观上理解反射的状态。史密斯圆图就采用了这种方法。
另一方面,也可以根据特征阻抗和反射系数计算负载阻抗。
反射系数的概念也会用于后面讲述的S参数。S参数是非常重要的概念,因为它们广泛用于高频波(并不局限于噪声)的电子测量。

3-3-3. 数字电路阻抗匹配

(1) 数字信号特性阻抗

数字信号所使用信号线的特征阻抗有多大?如图3-3-6所示,在以电源层和接地层为内层的4层电路板的表面有一根信号线,此信号线可以作为微带线(以下称为MSL)来处理,其中信号线的特性阻抗约为50Ω到150Ω。(如果有电源线,特性阻抗值可能更小。)

(2) 很多数字电路都未实现阻抗匹配

与此相反,数字IC的输入阻抗通常一个几pF的电容,在频率为100MHz及以下时,会变成100Ω以上的高阻抗。因此,如图3-3-7所示,数字电路的设计基本上会产生非常高的反射,从而导致在接收器处反射大部分信号能。
此外,数字IC驱动器侧的输出阻抗也会变化。因此,阻抗匹配并非总是在驱动器侧完成,而且也可能导致反射。所以,数字信号一般会在信号线两端造成反射(如图3-3-2所示),而且会在造成多重反射一定程度时被传输。

信号线的特性阻抗

图3-3-6 信号线的特性阻抗

数字信号线的阻抗匹配状态

图3-3-7 数字信号线的阻抗匹配状态

(3) 驻波指示匹配状态

尽管为了便于解释在图3-3-4中分别描述了输入波和反射波,但在正常测量中很难单独观察这两种波形(因为示波镜只会显示复合波形)。因此,可以按照后面的讲述,通过观察驻波来确定反射状态。
如果因驱动器侧和接收器侧的反射而产生多重反射,传输线会形成一种谐振器,使某个特定的频率变得特别明显。从正确传输数字信号波形(即“信号完整性”)的角度而言,传输线产生的谐振并不可取,因为它会导致振铃。此外,从EMC的角度来看,这也是不可取的,因为它会在谐振频率处增加噪声。为抑制传输线产生的谐振,导线的两端或者一端应该靠近匹配状态,以便吸收反射。

3-3-4. 驻波

(1) 电压和电流随测量点变化

在一定频率处测量信号线上的噪声时,如果终端处产生反射,就会观察到如图3-3-8所示的驻波。在这种现象中,您会发现由于“入射波”(原信号)和反射波之间发生干扰,不同位置的信号长度会有所不同。这种驻波是传输线路复杂状况的根本原因,这将在后面进行描述。
如图3-3-9所示,驻波较强处称为“波腹”,而较弱处称为“波节”。波腹和波节的位置随频率而有所不同。就其本质而言,电压的波腹位置会成为电流的波节,而电压的波节位置会成为电流的波腹。

驻波图3-3-8 驻波

电压驻波和电流驻波

图3-3-9 电压驻波和电流驻波

(2) 观察数字信号中包含的驻波

图3-3-10到3-3-12提供了观察如图3-3-5所示数字信号波形的驻波的示例。在此,28cm长的信号线连接至33MHz时钟脉冲信号,以便观察信号线周围的磁场和电场。磁场和电场分别对应电流和电压。观察的频率为490MHz(33MHz时钟脉冲频率的第15次谐波),测量间隔为5mm。
在各图中,(a)的信号线右端有一个50Ω电阻器,以便近似得到阻抗匹配的状态,而(b)中有数字IC输入终端。

(3) 电流驻波

图3-3-11给出了磁场的测量结果。尽管(a)(有阻抗匹配的终端)显示传输线上具有恒定的磁场,(b)却指出了不同位置处的强磁场(红色)和弱磁场(蓝色)。这就意味着红色部分具有较大的电流。这被称为驻波,其中较高反射系数ρ会导致最大值和最小值之差更大。

(4) 电压驻波

图3-3-12给出了电场的测量结果。与电流的情形一样,(b)中使用数字IC作为负载,指示了不同位置处的变化。对比图3-3-11和图3-3-12会发现,就产生较强噪声的位置而言,电压和电流的情况正好相反(如图3-3-9所示)。
如果产生了驻波,噪声电平可能会随不同位置而变化。因此,不能只通过某个位置测得的单个结果确定噪声强度。

驻波的测量范围图3-3-10 驻波的测量范围

磁场(电流)的测量结果图3-3-11 磁场(电流)的测量结果

电场(电压)的测量结果

图3-3-12 电场(电压)的测量结果

(5) VSWR

图3-3-12所示电压驻波的波腹(最高点)和波节(最低点)之比率称为VSWR(电压驻波比率),它是表示反射程度的指数。对于电压和电流而言,VSWR趋于一致。如果没有驻波,VSWR为1。反射越强,VSWR的值越大。根据图中的测量结果,(b)中观察到了驻波,指示VSWR约为4。

(6) 驻波周期为二分之一波长

驻波一个周期(波节到波节)的长度为频率的二分之一波长。因为后面将要讲述的阻抗变化和传输线谐振是以此驻波为基础的,它们可能在使传输线长度为二分之一波长整数倍的每个频率处反复出现。
图3-3-11和图3-3-12(b)的示例表明驻波的一个周期约为200mm,这说明传输线上的一个波长为400mm。在真空条件下测量的490MHz处的波长约为600mm,这表明在该传输线上波长缩短至三分之二。这个缩短比率会随着基板的相对介电常数而变化,介电常数越大,波长就会越短(这意味着电波在基板上减缓)。

3-3-5. 阻抗因传输线路而变化

(1) 什么让阻抗出现变化?

从传输线的角度而言,信号线的另一个重要特性在于通过信号线的负载阻抗与阻抗本身完全不同。
例如,在连接至图3-3-1所示20cm长信号线的数字IC的输出终端,阻抗是多少?为找出答案,连接一个电阻器(10Ω: 紫色,1000Ω: 蓝色)、一个电容器(5pF: 绿色)和一个电感器(50nH: 红色)作为负载(如图3-3-13所示),并测量阻抗。如果数字IC如图3-3-1所示连接到终端端口,阻抗可能接近于电容器(5pF)的阻抗。
图3-3-14指出了计算模型。(a)表示不考虑信号线的情形,而(b)显示通过传输线路测量的情形。此外,(c)给出了按照第3章的章节3-2所述以线路模拟单级LC电路的情形,仅供您参考。
计算结果如图3-3-15所示。情形(a)(未考虑信号线)指出不考虑电阻器情况下的恒定值。电感器和电容器分别显示出与频率成正比/反比的阻抗。

(2) 阻抗因传输线路而振荡

相反,情形(b)(考虑传输线路)在10MHz频率以上比(a)中的差异大,在100MHz频率以上表现出复杂的波动情况。仔细观察就会发现,阻抗似乎以信号线的特性阻抗(该示例中为123Ω)为中心,在其附近振荡。
如上所述,纵观整条传输线路,阻抗在高频范围内似乎存在显著差异。尽管图3-3-15仅显示了阻抗的振幅,但其相位也发生了变化。因此,根据不同频率,电感器可能类似于电容器,而电容器可能类似于电感器。(在某些情况下,利用这样的特性,传输线路可以用作阻抗变换器或者用于阻抗匹配。)

从数字电路输出终端观察到的阻抗图3-3-13 从数字电路输出终端观察到的阻抗

计算模型图3-3-14 计算模型

阻抗对比

图3-3-15 阻抗对比

(3) 入射波和反射波之间的相位差导致阻抗变化

在图3-3-15(b)的计算结果中,连接5pF电容器的情形(绿线)表现出的特征相对接近使用数字电路作为负载的情形。计算结果表明100MHz到200MHz之间存在局部最大阻抗。在200MHz以上频率范围内,阻抗交替出现局部最高点和局部最低点,呈现出周期变化。阻抗的局部最低点和下一个局部最低点之间的频率间隔等于使导线长度为二分之一波长的频率。如上所述,传输线的态势与导线长度和波长之间的关系有着密切的关联。

(4) 注意导致局部最小阻抗的频率处的噪声

因为导致局部最小阻抗的频率容许很大的电流,所以需要特别注意EMC措施。脉冲波形可能导致振铃或者可能发射很强的噪声。

3-3-6. 多重反射导致的谐振

(1) 传输线路变成谐振器

如果像在数字信号中所描述那样,导线两端都发生反射,则会存在一个特定频率,使波形完全符合下一个周期的信号(如图3-3-16所示),同时反射波在导线来回一圈。在此频率处,传输线路可能作为一种谐振器,并导致非常大的电压或电流。此时需要注意,因为它可能使数字信号遭受振铃或者在特定频率处导致很强的噪声。

(2) 通过驻波观察谐振

图3-3-17采用了图3-3-14(b)中假定的20cm长信号线的情形,并叠加了以下几种情况下各频率处驻波的计算结果: (a)两端均终端匹配(无反射波),(b)只有终端发生反射,(c)两端均发生反射(多重反射)。在情形(a)下信号输出已经调整至1V(120dBμV)。
当没有发生任何反射时,所有频率范围内和所有位置上的电压都恒定(120dBμV)。信号在终端匹配的情况下正确进行传输。

(3) 只有一端发生反射时,会产生驻波

情形(b)将负载阻抗设定为1MΩ(几乎是开放和完全反射)。在这种情况下,可以观察到驻波,且电压随频率和位置而变化。这种状态可以认为是接近图3-3-11和图3-3-12中测量的状态。如果只有一端发生反射,无论反射有多强烈,最大值都不会超过原信号的两倍(增加6dB)

(4) 两端均发生反射时,谐振频率处出现大振荡

情形(c)在(b)中终端条件的基础上,使信号源的输出阻抗降低至10Ω,从而造成反射。在这种情况下,在某些频率处(大约为200MHz和650MHz)观察到了非常强烈的驻波。这些频率会造成多重反射,而且在某些情况下,电压或电流可能达到原信号的数倍,从而成为EMC措施方面的问题。

(5) 谐振传输线路也作为天线

当信号线如上所述作为谐振器时,需要特别注意,因为信号线本身可能成为一种微带天线并发射很强的噪声。谐振频率可能在使导线长度为二分之一波长的频率间隔处反复出现(在图3-3-17的示例中约为400MHz)。小心不要让数字信号的谐波接近这些频率。
为避免多重反射造成的谐振,需要在两端或一端进行阻抗匹配(如图3-3-17(a)或(b)所示),以吸收反射。如何终止数字信号线将在下一章节中讲述。
除了这样的信号电路之外,如果要处理噪声的传导路径(如电源线),通常也可以衰减信号。在这种情况下,除了终止之外,还可以通过加剧传输线的衰减来避免谐振。如果要加剧衰减,通常是增加一个电阻元件。

多重反射导致的谐振图3-3-16 多重反射导致的谐振

谐振导致的驻波变化

图3-3-17 谐振导致的驻波变化

3-3-7. 数字信号的终止

(1) 较长导线也需要针对数字信号进行终端匹配

前已述及,当传输线路的特性阻抗等于负载阻抗时,所有能量将会传输到负载而不会发生反射。这种状况被称为“匹配”。例如,图3-3-11(a)和图3-3-12(a)在信号线的末端连接了一个50Ω的电阻器,以便能够与特性阻抗(50Ω)匹配。在这种情况下,电场(电压)和磁场(电流)是一致的,不会观察到任何驻波。

阻抗匹配

图3-3-18 阻抗匹配

如果是数字信号,当C-MOS IC相互连接时,信号线两端通常都会造成反射。但是,如果导线较短,谐振频率就会非常高,不会导致任何实质性的问题。如果导线变长,谐振频率会降低,变得具有影响力,因而可能需要匹配。如图3-3-19所示,可在驱动器侧或接收器侧进行阻抗匹配。

(2) 驱动器侧终端匹配

在驱动器侧图3-3-19(a)进行匹配时,将一个电阻器或铁氧体磁珠串联连接到信号线。这类似于电路的阻尼电阻器。唯一的区别在于如何选择电阻值。选择的电阻值要能补足驱动器侧输出电阻和特性阻抗之差。这时,接收器侧仍会造成反射,导致信号线上存在驻波,使导线中部的波形失真。因此,这适用于导线中部未连接任何电路的一对一信号传输。

(3) 接收器侧终端匹配

在接收器侧图3-3-19(b)进行匹配时,如图所示将电阻值等于特性电阻的电阻器连接到地线或电源。在这种情况下,不会导致任何驻波,因此,即使是从导线中部提取信号,也能获得规整的脉冲波形。但是,由于电流流入负载电阻器,这种匹配也存在一些劣势,如降低信号振幅,导致功率损耗。为了在静止的状态下减少功率损耗,可以加入电容器与电阻器串联。

数字电路的阻抗匹配

图3-3-19 数字电路的阻抗匹配

3-3-8. 对EMC措施的影响

尽管就产生驻波和谐振对传输数字信号而言是不利的现象,但它们是研究噪声传导和制定应对措施时需要考虑的重要特性。当物体噪声频率升高时,需要基于噪声传导路径会像传输线一样(产生驻波)的假设采取相应措施和EMC措施。关于主要影响的示例将在下面讲述。

(1) 电压和电流随测量点变化

当针对EMC措施使用探针寻找噪声源时,即使在同一根导线上,但一个部分的噪声比较大,而其他部分的噪音比较小。此外,就电压和电流(磁场)而言,产生较大噪声的位置不相同。因此,如果噪声抑制前后的测量点不同,就无法正确评估产生的影响。
图3-3-20显示了频谱的变化,以此作为使用如图3-3-10所示测量系统移动测量点时导致变化的一个示例。当探针移动几厘米时,可以发现频谱的形状和电平出现变化。如果要找出噪声大的位置,就需要牢记这种变化,并在诸多点上进行测量,以确定噪声强度。

各点频谱变化的示例

图3-3-20 各点频谱变化的示例

(2) 阻抗和EMC措施相关元件的作用随位置而变化

当产生驻波时,电压波腹(电流波节)处的阻抗高,而电压波节(电流波腹)处的阻抗低。阻抗的高低影响着该位置所连接EMC措施相关元件的效果。(但是,驻波的形状随频率而变化。因此,当连接一个EMC措施相关元件时,不能一概断定其对所有频率位置而言是有利或不利。)
例如,图3-3-21给出了图3-3-11中电流驻波随频率发生的变化。电流大的地方阻抗小(偏红),电流小的地方阻抗大(偏蓝)。可以发现这些位置根据频率发生变化。
一般而言,旁路电容器在阻抗降至最小值(电流波腹)的位置处具有较小的影响。图3-3-9用箭头了指出了这样的位置。如果在此位置处放置一个元件,其对频率的影响会减弱,因而需要另外使用铁氧体磁珠等。(可以移动此位置。但可能会在另一个频率处出现问题。)
相反,铁氧体磁珠在阻抗局部最高点可能影响更弱。
就降噪效果而言,结合了电容器和铁氧体磁珠的LC滤波器可能相对不那么容易受到阻抗波动的影响。

不同频率处驻波变化的示例

图3-3-21 不同频率处驻波变化的示例

(3) 谐振频率随导线长度而变化

由于使传输线发生谐振的频率会产生很大的电压和电流,因此可能会导致很强的噪声发射。此频率随导线长度而变化。因此,如果像图中所示那样因重新布置IC而改变导线长度,则可能在意想不到的频率处使噪声增大。这类问题难以预测,因为电路图通常不会指明导线长度。
除了信号线之外,电源模式、电缆和屏蔽表面也可能形成传输线并导致谐振。这类谐振器就像完好的天线一样,会发射噪声。

导线长度变化导致谐振改变

图3-3-22 导线长度变化导致谐振改变

(4) 电缆或屏蔽板会产生驻波,成为状态完好的天线

就电缆连接至电子设备或者设备中使用金属板作为天线的机制而言,这样的导体可以被视为像传输线一样产生谐振。(但是,天线的特性阻抗一般不是恒定的。)
例如,如图3-3-21所示,当电子设备连接至有开放端的电缆时,电缆可以被视为有开口端的传输线路。在这种情况下,电缆产生的驻波在端部的电流为零(如图所示)。因此,基部的阻抗降低,电流在端部不连接任何元件的情况下流动。在电缆长度等于四分之一波长奇数倍的频率处,会产生谐振,因而也可能发射噪声。
这时,基部的阻抗较小,因此,噪声可能会由增加阻抗的元件(如铁氧体磁心)所控制。

带开放端的电缆上产生电流

图3-3-23 带开放端的电缆上产生电流

如图3-3-22所示,如果一端有金属板连接到地线(当一端连接了屏蔽板时),会产生接地部件处电压为零的驻波。使金属板长度等于四分之一波长奇数倍的频率会导致谐振,且很可能造成噪声发射和感应。如果两端都连接到地线,会产生在两端电压均为零的驻波,因此,使金属板长度等于二分之一波长整数倍的频率会导致谐振。为消除这样的问题,连接到地线的各点之间的间隔应缩短到噪声波长的大约十分之一或以下。
如上所述,在(较高)频率范围内,其中电子设备所使用导体的大小超过四分之一波长(例如10cm时使用750MHz),导体可能作为天线。如果物体噪声的频率很高,则需要注意物体尺寸与波长之间的关系。

金属板连接到地线,金属板端作为天线

图3-3-24 金属板连接到地线,金属板端作为天线

3-3-9. 如何防止噪声传导

(1) 阻抗失配可防止噪声传导

实现阻抗匹配并不总是能带来理想的结果。如果要防止噪声传导(而不是传输信号),就需要避免匹配阻抗。
如章节2-1所示,除了充分了解电子设备噪声发射机制以外,可以认为从噪声源到天线之间建立了噪声传输路径(如图3-3-25所示)。在这种情况下,如果阻抗已经完全匹配,噪声可能被传导至天线并造成很强的发射。

(2) 去耦电容器导致阻抗失配

为防止噪声传导,传输线两侧的反射都应当增强,使噪声无法传导。在此期间,使用去耦电容器或电感器等元件显著改变阻抗,从而增加反射。
也可以加剧传输路径的衰减。如果要增强衰减,就需要吸收能量。这就是需要使用EMC措施相关元件发挥噪声吸收作用的原因。可使用具有电阻阻抗的铁氧体磁珠。
尽管图3-3-25仅涉及了针对所有元件的噪声传输路径,但实际上它是很多传输路径的结合。例如,如果从接口电缆发射数字IC电源噪声,则可以认为具体情况会如图3-3-26所示(作为示例)。可以通过对传输路径按类型分解来应用图3-3-25所示的噪声反射和衰减。

噪声反射和衰减图3-3-25 噪声反射和衰减

已分解噪声传输路径的示例

图3-3-26 已分解噪声传输路径的示例

3-3-10. S参数

(1) EMC措施相关元件的性能可通过S参数来表示

尽管噪声传输路径中所使用EMC措施相关元件的效果一般可通过插损来表示,但还会使用S参数进行更准确的表示。S参数方法是表示使用上述电波反射概念的电路特征的方式。因为S参数能够表示元件在高频范围内的性能,所以常用于高频电路。

(2) 插损特性可被S参数取代

在通过S参数表示EMC措施相关元件时,表示降噪性能的插损可由S参数传输系数所取代。其前提是电路为线性运行,且要使用在50Ω系统上测得的S参数。

(3) 传输系数和反射系数

如图3-3-27所示从左侧和右侧输入电波可得到传输系数和反射系数,这两个系数可用来表示具有一个输入终端和一个输出端子(也称为“端口”)的元件的S参数。图3-3-25中所解释的元件内部衰减是传输部分和反射部分消减的输入能量值。

(4) 通过数据表来表示

由于S参数一般随着频率变化而改变,因此针对每个频率以表格的形式提供了相应的S参数值。图3-3-28作为关于S参数的一个例子,提供了针对三终端EMC措施相关元件NFE61PT102的S参数。这个EMC措施相关元件内部具有较大的衰减。
左图为S参数表。如表中所示,每个端口的反射系数和传输系数都通过大小和相位来表示。(在某些情况下,它们会通过实数和虚数来表示,或者大小可能以dB为单位。)

(5) 频率特征图

右图将传输系数S21和反射系数S11表示为频率特征。在低频范围内传输系数S21很大,在10MHz以上却非常小。这一特征表示从左侧进入和传输到右侧的噪声比,其值越小表明降噪能力越好。如要将其转换为插损,数值大小需要转换为以dB为单位(不带负号)。
在1MHz到1GHz频率范围内,反射系数S11约为0.2到0.6。此特征表示当噪声从左侧进入时回到噪声源的反射比。据此可以发现,此元件具有较小的反射,且不那么可能由于多重反射导致问题。

S参数(针对两端口元件)图3-3-27 S参数(针对两端口元件)

S参数的示例(NFE61PT102)

图3-3-28 S参数的示例(NFE61PT102)

(6) 用S参数表示特征的好处

在使用S参数表示EMC措施相关元件时,不仅可以表示出主要的降噪效果(传输系数),而且可以表示出反射到噪声源侧的效果,从而可以考察多重反射导致的次要影响。从这个角度来看,S参数比插损的表示更准确。
当测量系统的阻抗改变时,S参数也会随之变化。通常是在50Ω系统中测量的。为准确估计降噪效果,需要根据连接实际元件位置处的阻抗通过转换进行阐释。电路模拟装置通常都具备这样的功能。
除了图3-3-28(b)中的图之外,S参数也可如图3-3-4(c)所示在史密斯图上进行绘制。

3-4. 源阻抗

因为电子设备内的电源和接地为很多电路所共用,所以它们可能成为噪声传出或者进入的便捷通道,如图3-4-1所示。为防止噪声传导,可如图3-4-2(a)所示插入一个电源滤波器。滤波器的效用可按照除电源外其他情形的同样方式以插损或S参数来表示。

同时,电源为负载电路提供电流。如图3-4-2(b)所示连接一个数字IC,数字IC会通过其运行改变电源电流,使电源感应到噪声,进而可能干扰电路本身的运行。下文中将这一现象称为电源电压的波动。电源滤波器也需要具有抑制电源电压波动的作用。

一般而言,滤波器防止噪声传导的效果与抑制电源电压波动的效果并不不同。其抑制电源电压波动的效果通过源阻抗来表示。当电源电压的波动传到外部时,噪声将会如图3-4-2(a)所示被传出。尽管这两种噪声看似不同,但它们却相互关联。

本章节主要针对数字电路,介绍电源电压波动和源阻抗。

噪声经过电源线的出入口图3-4-1 噪声经过电源线的出入口

电源噪声抑制的两种视角

图3-4-2 电源噪声抑制的两种视角

3-4-1. 电源电压波动

(1) 数字电路的运行与源阻抗

如第2章的章节2-3所述,在电路运行中,数字电路的电源和接地中会产生长钉形的电流。这种电流将噪声感应到电源,使电源电压发生波动,导致电路无法稳定运行。它也会更容易引起信号波形和产生噪声方面的问题。
防止电源电压波动的功能通过源阻抗[参考文献 5]来表示。源阻抗是电源品质的一个指标,表示为图3-4-2(b)中连接数字IC(负载)的位置处(电源端子等)电源侧的阻抗。

(2) 电源电压波动的影响

图3-4-3中的示意图解释了当噪声被感应到数字IC电源时整个设备的噪声产生的影响。IC电源电压波形如图中间所示。根据长钉形的波形,可以发现这是数字电路运行中感应的噪声。在此,长钉形的波形被称为电源电压的波动。这种效应会干扰电路的稳定运行和增速,或将噪声扩散至电源线或信号线,或使信号波形失真,如图中(1)到(4)所示。如果扩散至电源线的噪声由电缆发射,则会成为关乎噪声规定的问题。

电源电压波动的影响

图3-4-3 电源电压波动的影响

(3) 电源噪声的频谱

电源电压的波动源自在数字信号上升和下降瞬间流经的电流。因此,如果噪声源的电路很简单,电源电压波动相关的噪声也具有像信号谐波一样的离散分布频谱。图3-4-4给出了一个实验的示例,其中以20MHz运行的数字IC的电源发射噪声。电源电压每隔50ns(20MHz)呈现出长钉形,而且可以发现当噪声发射时,每隔20MHz就可以观察到噪声频谱。

观察数字IC电源噪声的实验

图3-4-4 观察数字IC电源噪声的实验

(4) 源阻抗的频率特征

为减少电源电压波动,要降低源阻抗。因为根据欧姆定律阻抗与电压存在比例关系,如果流经数字IC的电流恒定,电压波动就会减少,因为源阻抗也降低了。
图3-4-5给出了源阻抗测量结果的一个示例。一般而言,电源具有较小的源阻抗更好,这样能提供较高的电源性能和出色的降噪能力。

源阻抗测量结果的示例

图3-4-5 源阻抗测量结果的示例

(5) 源阻抗测量

因为源阻抗非常小,所以很难进行测量。图3-4-5显示了通过网络分析仪测量的结果。由于测量值随测量探针的位置而改变,因此需要在既定的位置仔细进行测量。通常是在IC(负载)的电源端子和接地端子之间测量。为消除IC的影响并提高测量精确性,需要暂时将IC从PCB移开,然后测量PCB侧的阻抗。

3-4-2. 去耦电容器

如果电源电路基于负载的电流恰当运行,源阻抗的理想值应该为零。但是,在现实生活中,在10MHz以上的高频范围内阻抗会逐渐增加(如图3-4-5所示),而且在某些情况下,它还会高达几10Ω。

(1) 去耦电容器

如图3-4-6(a)所示,由于连接电源和负载的线路具有电感和电阻,即使电源在理想情况下运行(0Ω),负载侧还是会产生一些阻抗。特别是在高频范围内,线路中的电感是使阻抗升高的主要原因。
为降低高频范围内的源阻抗,如图3-4-6(b)所示在电源和地线之间靠近负载的地方连接一个电容器。这个电容器称为去耦电容器、电源旁通电容器或者旁通电容器等。

去耦电容器的运行

图3-4-6 去耦电容器的运行

(2) 电源电压波动的吸收

去耦电容器作为临时储电器吸收负载电流的改变,防止电源电压的波动和噪声的产生。因为其放置在负载附近,线路阻抗造成的影响会减少。从阻抗的角度而言,这种运行方式意味着源阻抗降低了。
但是,即使使用了去耦电容器,还是存在一段导线(如图3-4-6(b)所示),并产生电感。因此,布置电容器时,应使这部分越短越好。

(3) 噪声限制效果

从噪声抑制的角度来看,可以认为去耦电容器限制了负载和去耦电容器之间线路部分负载侧电源产生的高频电流,从而防止了噪声传到电源线更远的地方。因此,去耦电容器不仅是稳定电路操作而且也是防止噪声产生的重要元件。为了更有效地防止噪声传导,可如图3-4-2(a)所示增加一个铁氧体磁珠,或者也可使用具有出色静噪性能的电容器,如三端子电容器。

(4) 证实去耦电容器的效用

图3-4-7显示了针对图3-4-4中的测试电路使用去耦电容器时电源电压波动发生的变化。通过连接电容器,电压波动幅度从0.48V降至0.10V,同时噪声发射降低了10dB。
图3-4-8指出了使用更高性能的三端子电容器的情形。对比使用普通MLCC的情形,电源电压的波动幅度有所降低,同时也显著抑制了噪声发射。这是因为三端子电容器具有专为降噪设计的有利结构。三端子电容器将在第6章中进一步讲述。

通过去耦电容器抑制电源电压波动图3-4-7 通过去耦电容器抑制电源电压波动

当三端子电容器用作去耦电容器时

图3-4-8 当三端子电容器用作去耦电容器时

3-4-3. 环路阻抗

(1) 源阻抗的频率范围

图3-4-5中所示的源阻抗实际上给出了一个例子,其通过使用多个去耦电容器实现了极低的阻抗。这些频率特征可以分为如图3-4-9所示的三个区域。

(2) 什么控制着低频范围?

①的低于1MHz较为平缓部分可观察到的电源模块输出阻抗。如果不使用去耦电容器,阻抗会从图中虚线所指示的较低频率处开始增加。这是因为电源模块的输出特征和线路中电感的作用。
如果使用去耦电容器,可抑制高频范围的阻抗。

(3) 什么控制着高频范围?

图3-4-9中(2)和(3)指示的是相对较高的频率范围,在其中可观察到去耦电容器的阻抗。(2)是电容器存在电容阻抗的频率范围,可通过将静电容量的大小进行一定程度地控制。(3)是电容器存在电感阻抗的频率范围。为进一步降低此区域的阻抗,需要降低去耦电容器的ESL,或者降低连接至电容器线路的电感。

源阻抗的频率特征及发挥作用的元件图3-4-9 源阻抗的频率特征及发挥作用的元件

(4) 环路阻抗

线路电感由负载IC和去耦电容器之间连接的模式和通孔构成,如图3-4-10中所示。将经过这些元件的整个电流环路之和与电容器的ESL相加,可得出总电感。图3-4-11为等效电路。
去耦电容器所建立电流环路的阻抗可以称为环路阻抗。图3-4-9所示区域(3)的环路阻抗是主要来自线路和电容器本身的电感所致。
为降低高频范围内的环路阻抗,需要降低电感。也就是说,当环路阻抗的目标值为ZTarget (Ω),频率为ƒ(Hz),总阻抗为LLoop(H),可得出如下公式:

公式3-4-1(公式3-4-1)

例如,如果需要将100MHz处的环路阻抗降低到1Ω或更少,总阻抗需要约为1.6nH或以下。这是一个极低的值。

(5) 环路阻抗的要素

因为实际电路可能存在导线分支的情况或者有多个电容器,所以不能像图3-4-10和图3-4-11那样简单地思考问题。但是,这个模型是有用的,可以作为将环路阻抗分解为各个要素的理念。为有效地尽量降低环路阻抗,需要降低在总阻抗中占很大一部分的电感。

环路阻抗的要素图3-4-10 环路阻抗的要素

去耦电路的等效电路图3-4-11 去耦电路的等效电路

3-4-4. 如何尽量降低环路阻抗

为尽量降低高频范围内的环路阻抗,需要降低电容器的ESL和线路的电感。如果能够进行巧妙地设计,可以将双层基板的总电感降低至约几nH,多层基板则可降低至1nH或以下。在图3-4-9的示例中,其值约为0.3nH。

(1) 使用低ESL电容器

每个电容器(如果是MLCC)的ESL约为0.5nH,在总电感中占很大一部分。为降低此值,可使用低ESL电容器,具体将在第6章中讲述。低ESL电容器也在村田官网中进行了详细介绍。

  1. 三端子电容器结构示例
  2. LW逆转型低ESL的多层陶瓷电容器 LLL系列
  3. ESR控制型低ESL多层陶瓷电容器 LLR系列
  4. 8端子型低ESL多层陶瓷电容器 LLA系列
  5. 10端子型低ESL多层陶瓷电容器 LLM系列

(2) 降低线路电感

要降低线路和通孔中的电感,线路和通孔应该要“粗且短”。例如,在布置电容器和通孔时,应减少图3-4-10中所示电流环路的面积。此外,布局模式应该尽可能地宽。将电容器放置在(基板另一侧)IC的正下方,并使基板变薄,通常能够让电流环路变小。

(3) 电容器和通孔的并联

当并联使用众通孔通路和电容器时,可降低阻抗。
因为线路和通孔的电感非常小,而且还涉及互感,所以很难得到一个简单的判断。为此,可使用电磁模拟装置估计这样的环路阻抗。图3-4-12给出了电感的一般范围供您参考。但是,根据线路的不同形状,电感可能相差好几倍。此外,即使只是1mm的长度,也会造成约0.5nH的电感,这是无法忽略的。

降低环路阻抗的电容器布置图3-4-12 降低环路阻抗的电容器布置

(4) 注意反谐振

如果使用了两个或更多个电容器,需要考虑电容器之间发生的谐振。一般而言,如果并联连接具有不同自谐振频率的多个电容器,反谐振会导致具有高阻抗的频率(将在第6章中进行探讨)。
除了线路电感之外,还需要考虑在100MHz以上的高频范围内存在的静电容量。此外,电源层的谐振和IC封装的影响也会在高频范围内变得显著。鉴于要素如此复杂,也可使用电磁模拟装置。

3-4-5. 源阻抗和噪声抑制之间的不同

前已述及,使用电源滤波器的另一个重要目的在于防止噪声进入和传出。通常而言,滤波器包括电容器和电感器,它们形成一个低通滤波器。图3-4-2(b)显示了电源用典型滤波器的结构。(滤波器的功能和结构将在第3章中进一步描述。)
尽管电容器和电感器都能减少噪声,但它们在抑制源阻抗方面以不同的方式发挥作用。图3-4-13显示了一个T型滤波器的情形,其中电容器用于降低阻抗,而电感器却用于增加阻抗。因此,在使用电容器时,如果使用的是如图3-4-7和3-4-8所示的高性能电容器,通常能在抑制电源电压波动和减少发射的噪声方面取得更好的成效。但是,如果使用电感器,就需要注意,即使能够减少噪声,但却可能加剧电源电压的波动。因此,如果使用电感器抑制IC电源终端的噪声,应该将电感器放置在图3-4-13(a)中的位置(b)而不是位置(a)。此外,耦合电容器静电容易应该要足够大。

使用滤波器元件的作用和反作用图3-4-13 使用滤波器元件的作用和反作用

3-4-6. 在噪声路径上采取噪声措施

尽管使用去耦电容器降低了源阻抗从而抑制了电压波动,但在减少噪声方面可能无法看到充分的实效。图3-4-14给出了一个模拟之前测试中相关情形的示例。
图3-4-14中指示了电容器(a)和(b)的位置((a)与图3-4-7中采用MLCC的一样)。两个IC都在距电源终端6mm的位置处布置了去耦电容器,因此可以认为环路阻抗是相同的。电源电压波动也在同样的范围内。但是,(b)发射的噪声比(a)高10dB。
产生这种差别的原因在于(a)在能够传导噪声的路径上使用电容器,而(b)在(IC和会发射噪声的天线之间的)噪声路径之外使用电容器。因此,需要沿着噪声路径连接滤波器,以便消除噪声。

在不同位置连接电容器产生的噪声抑制效果的差别图3-4-14 在不同位置连接电容器产生的噪声抑制效果的差别

3-4-7. 噪声路径未知时怎么办

图3-4-14中的测试说明,如果提前知道噪声路径在哪里,就可以很轻松地将电容器连接在位置(a)。但是,噪声路径通常是未知的。在某些情况下,线路的两个部分都存在噪声路径,如图3-4-15(a)所示。这时,哪里才是放置电容器的最佳位置呢?
在这种情况下,可如图3-4-15(b)所示将电容器放置在线路的两侧以限制噪声。尽管这种方法需要更多的电容器,但由于电容器是并联连接在线路左侧和右侧,可以减少噪声干扰的风险,同时也可降低环路阻抗。
或者,可如图3-4-15(c)所示通过电容器再连接电源线。这种方法可以加强源阻抗和降噪效果,但不足以完全消除噪声。
效果最好的方法是通过一个低ESL电容器(如三端子电容器)连接电源线,如图3-4-15(d)所示。这样可以获得源阻抗和噪声均减少的出色效果。

噪声传到两侧时的电容器布置图3-4-15 噪声传到两侧时的电容器布置

如果针对多层电路板使用电源层,由于其线路电感小,因此有利于抑制源阻抗。但是,直接连接电源终端和电源层会导致难以缩小噪声传播路径的宽度,从而不利于防止噪声传出。图3-4-15(c)和图3-4-15(d)所示的通过电容器连接噪声源电源(电源层)的方法也适用于多层线路板,能够改善噪声抑制效果。

3-5. 第3章小结

第3章围绕数字电路作为噪声源介绍了相关主题内容,并讲解了有关噪声导体传导性的概念和术语。本章节所讲述主题与概念的关系如下:

本章节的课题关系图3-5-1 本章节的课题关系

正如第2章所述,数字电路中使用了具有各种频率的元件。尽管其中很多是电路运行所需的元件,但是当它们泄露到外部时会产生噪声。在这种情况下,由于以上因素的加入,噪声的强弱会取决于其频率。当电路状况改变时,这些频率特征也会发生变化。因此,需要理解这样的现象,以便预测和控制噪声的变化。
本章讲述的概念也有助于为数字电路之外的噪声源及噪声接收问题提供解决方案。
噪声传导藉由导体传导性和空间传导性产生。第4章将讲述关于空间传导性的概念。

第3章小结图3-5-2

第3章小结[参考文献]

[1][Japanese] 電気理論(第2版)
池田哲夫
森北出版 2006[2]High-Speed Digital Design: a Handbook of Black Magic
Howard Johnson, Martin Graham
Prentice Hall PTR, 1993[3]High-Speed Signal Propagation: Advanced Black Magic
Howard Johnson, Martin Graham
Pearson Education, Inc. 2003[4][Japanese] よくわかるプリント板実装の高速・高周波対策
井上博文
日刊工業新聞社 2009[5]数字IC电源静噪和去耦应用手册 (PDF: 3.5MB)PDF
Murata Manufacturing Co., Ltd. Catalog C39C, 2010

原创文章,转载请注明: 转载自 吴川斌的博客 http://www.mr-wu.cn/ 

本文链接地址: 村田噪声抑制基础教程-第三章 噪声问题复杂化的因素 http://www.mr-wu.cn/murata-emc-knowhow-basic-chapter03/


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

回顶部