越来越多的厂商要求指定PCB板上的DC迹线阻抗。以下从设计商的角度道出了指定和控制DC迹线阻抗的原因...
　　1. 由于电源电压和相关的逻辑电路门限降低了
　　- 1伏不是常见的电压，但却可以减少噪音。特别是处理器和大电流密度的设备会吸引几安培的电源电流的情况下。
　　2. LVDS 和千兆位以太网都含有DC端接传输线
　　迹线阻抗过高会导致接收器产生常见的模式问题。
　　3. 精密迹线串联会使信号大幅衰减
　　如果迹线阻抗过高，LVDS和千兆位以太网等长精密迹线和高速串行总线会使信号大幅衰减。
　　4. 主要OEMS都有这样的需求！
　　- 3毫英寸（75微米）和更短的迹线
　　5. 某些迹线电阻会减少流入电流
　　热插拨PC卡应用中，这种方法只是众多利用固有电阻减少流入电流的方法之一，目的是通过无需添加物理组件的低成本方法实现实
　　用的功能，其它方法还有开关电源应用中的感测电阻，或低温应用中的加热迹线。
　　6. 电源轨道的增多
　　说明设计商在没有足够的层时，又再次选择电源轨道。再加上低电压逻辑电路的增多，确定这些电源轨道的串联电阻十分必要，因为
　　在低电压环境下，尽管电源公差限制按%计算是相同，但在故障发生前实际的毫伏值已减小了。
　　7. 某些微波通路PCB板出现通路不能连接的故障...
　　这种现象在使用的初期较多，因为通过微波通路的迹线阻抗比预计的值高。
　　8. PCB制造商通过改变线宽控制阻抗
　　这种方法是PCB制造商常用的方法，线越细，线宽也相应减小，传输线上的衰减将会增加，上升时间也将会缩短。
　　9. 设计商想通过降低高频谐波含量而降低EMC
　　人们利用细迹线的固有整体阻抗来“消灭”时钟或高速数据线的高频谐波，确保产品符合EMC规定。
　　10. 不仅迹线越来越细，而且：
　　趋向于使用1/4 盎司的铜片（1英寸的千分之0.35），几何尺寸的缩小不可避免的导致串联电阻减小。
　　11. 设计商模拟性能的能力提高了
　　如果想在成品中获得合理的Rdc，必须在建模和模拟工具中指定Rdc。
　　12. 在移动通信领域
　　在有尺寸和空间限制的设计特别是天线的设计中，dc阻抗尤为重要。
　　总结
　　电源设计商必须时刻关注DC阻抗。不断提高的PCB板运行速度、不断缩小的几何尺寸和电源电压， 使DC阻抗成为降低高速PCB板设计中阻抗的主要方法。某些情况下降低阻抗是有用的(例如：EMC)，但多数情况下会限制最大运行速度和线路长度。了解实际阻抗和产量变化将有助于设计商的设计。

北京得门电子研究院 www.bjdm.com 010-82822680