欢迎访问电子工程网!   登录 | 免费注册 ]   

yd2763132的个人空间 http://www.eechina.com/space-uid-36266.html [收藏] [复制] [分享] [RSS]

博客

内外层布线问题

已有 419 次阅读2011-5-14 18:35 |个人分类:硬件

1)表层(TOP和BOTTOM层)布线
   分析一下表层布线的环境,线的一侧是介质,一侧是空气(忽略阻焊油漆),等效介电常数小于中间层,传输线延时较小,这个特点决定了表层走线可以有更快的信号传输速度,因此可以利用表层布信号速度很快的信号,如2.5GHz或3.125GHz,布高速信号时尽量不要打孔,如果实在需要打孔,从TOP打孔换层到BOTTOM,或者从BOTTOM打孔换层到TOP,也不存在过孔的stub效应,这个特点也是内层布线所不具备的优势。但表层布线不是完美无缺的,由于走线一侧是空气,所以存在电磁辐射效应,因此不能布时钟等强辐射信号。

2)内层布线
        内层布线的优势是可以很好的利用参考平面实现屏蔽效果,可以很好地控制阻抗,由于内层没有表层的SMD器件焊盘,所以布线空间比表层更大,布线特别是布总线更容易。但内层布线由于两侧都是介质,等效介电常数比表层更大,所以传输延时较大,另外内层布线时换层会存在过孔stub效应,过孔stub一来会加大传输线延时,另外一方面会使传输线阻抗不够连续。

    在现实环境中,由于内层有更大的布线空间,尽管存在延时较大等不足,我们还是倾向于把更多的线布在内层,至少在1GHz以下是不会有太大影响的。


本文来自CSDN博客,转载请标明出处:http://blog.csdn.net/yd4330152763132/archive/2010/09/16/5887546.aspx


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

回顶部