欢迎访问电子工程网!   登录 | 免费注册 ]   

asim的个人空间 http://www.eechina.com/space-uid-158322.html [收藏] [复制] [分享] [RSS]

博客

如何有效解決ESD静电问题?

已有 124 次阅读2019-10-17 16:48 | 关键词: 43618, ESD静电

             

静电是人们非常熟悉的一种自然现象。静电的许多功能已经应用到军工或民用产品中,如静电除尘、静电喷涂、静电分离、静电复印等。然而,静电放电ESD成为电子产品设备一种危害,造成电子产品设备的功能混乱甚至部件损坏现代半导体器件规模越来越大,工作电压越来越低导致了半导体器件对外电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰元器件、CMOS电路造成的破坏问题越来越引起人重视电子设备ESD也开始作为电磁相容性测试一项重要内容写入国家标准国际标准中。

1、静电成因及其危害

静电是两种电系数不同的物质摩擦时,正负极性的电荷分別积累在两个物体上而形成。当两个物体接触时,其中一个趋从于另一个吸引电子,因而两者会形成不同的充电电位。就人体而言,衣服与皮肤之间的摩擦发生的静电是人体带电主要原因之一。 

静电源于其它物体接触时,依据电荷中和的物理存在着电荷流动,传送足够的电量以抵消电压。在高速电量的传送过程中,将产生潛在的破坏电压、电流以及电磁场。严重时,将其中物体击毁,这就是静电放电。国家标准中定义:静电放电是具有不同降低电位的物体互相靠近或直接接触引起的电荷转移(GB/T4365-1995),一ESD表示。ESD会导致电子设备严重损坏或操作失常。

静电对器件造成的损坏有显性和隐性两种。隐性损坏在当时看不出来,但器件变得更脆弱,在过压高、温等条件下极易损坏。 

2、产品PCB设计 

现在产品的PCB都是密度板,通常4,随着密度的增加,趋势是使用6板,其设计抑制都需要考虑性能的平衡。一方,越大的空可以有更多的空间摆放元器件,同时走线线宽跟线距宽对于EMI、音ESD等各方性能都有好处。另一方数码产设计的小巧又是趋势的需要。所以,设计时需要找到平衡。就ESD問題而言,设计上需要注意的地方很多,尤其是关于GND布线设计以及线距,很有讲究。有些产品ESD存在很大的问题,一直找不到原因,通过反复研究跟实验发现PCB设计出现问题

   为此这里总结了PCB设计应该注意的要

1、PCB板(包括通孔Via界)其它布线距离在0.3mm;

2、PCB板最好全部用GND走线

3、GND其它布线距离保持在0.2mm~0.3mm;

4、Vbat其它布线之间距离保持在0.2mm~0.3mm;  

5、重要的线Reset、Clock等其它布线之间距离应0.3mm;  

6、大功率的线跟其它布线之间距离保持在0.2mm~0.3mm;   

7、不同GND之间应可能多的通孔(VIa)相连  

8、在最铺地应尽量避免尖角,有尖角应尽量使其平滑。  

为了使其产品变得更加安全有保证,可以加上深圳阿赛姆科技有限公司的ESD保护器件

ESD保护器件

本文出自深圳市阿赛姆科技有限公司转载请说明出处及链接(http://www.asim-emc.com/)



路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册
验证问答 换一个 验证码 换一个

回顶部