当选择了一个保护（抑制）和电特性(漏电流、电容)与电路参数相吻合的ESD抑制器之后(如ESD、TVS、MLV)，还需要作出另一项选择：保护器应安装在电路板的什么位置上才能优化电路的ESD保护? 

优化ESD保护指的是使受保护芯片上的ESD瞬变尽可能少。简单地讲，应把ESD抑制器直接放置在连接器的后面。它应该是第一个遭遇ESD瞬变的板级元件。然后，在实际可行的情况下，任何需要保护的芯片均应尽可能地远离ESD抑制器。采取这一方法将极大地减轻集成电路所承受的应力。
下面列出的是ESD器件安装位置的相对优先级，按从高到低的顺序排列如下：

◇设置于作为系统屏蔽(机壳)中的入口的连接器的内部；

◇安放于电路板迹线与连接器插脚相互作用的位置；

◇放置于电路板上紧挨在连接器后面的位置；

◇位于可以高效耦合至I/O 线路的性能稳定且未受保护的传输线路；

◇设置于数据传输线路上的一个串联阻性元件之前；

◇位于数据传输线路上的一个分支点之前；

◇靠近IC和/或ASI。

另一个需要考虑的布局问题是从ESD到被保护IC的距离和偶合电阻的选择。目标是将该距离降至最小。需要保护的IC通常自身带有ESD保护。但这只属于器件级的防护，且一致性较差，需要ESD器件协助/偶合达到设备/系统级的ESD防护。随着与传输线路之间距离的增加，ESD抑制器变得越发与受其保护的信号线“隔离”开来。与电路板走线相关联的电感以及任何的封装寄生电感都将在保护电路中加入阻抗，成为ESD电压抑制器和IC间的偶合阻抗。因为IC芯片将要承受抑制器两端和偶合阻抗两端的电压之和，理想的设计应使PESD尽可能多承受应力，同时保证两级防护间没有遗漏的“死角”。

最后，机壳(框架)的地应是ESD基准，而不是信号(数字)地。目的是把ESD从信号环境中屏蔽出去。使ESD TVS保护器件以机壳的地为基准，则可免受那些不希望的噪声效应(如接地反跳)的影响。目标是尽量保持“干净” 的信号(数据)环境。

ESD保护实例：