硕凯电子的个人空间 https://www.eechina.com/space-uid-120603.html [收藏] [复制] [RSS]

博客

关键芯片组外部ESD保护要求

已有 644 次阅读2018-8-9 14:28

业界正在采用最先进的技术制造先进的系统级芯片(SoC)。设计人员为了优化功能及芯片尺寸,正在持续不断地减小其芯片设计的最小特征尺寸。但相应的代价是:随着特征尺寸减小,器件更易于遭受ESD损伤。当今的集成电路(IC)给保护功能所留下的设计窗口已经减小。ESD保护必须在安全过压及过流区工作。随着业界趋向以更小几何尺寸和更低电压制造更先进IC,IC的安全工作区也在缩小。

有效ESD保护的关键是限制ESD事件期间的电压,令其处于给定芯片组的安全电压窗口内。ESD保护产品实现有效ESD保护的方式,是在ESD事件期间提供接地的低阻抗电流路径;用于新集成电路的保护产品需要更低的动态阻抗(Rdyn),从而避免可能导致损伤的电压。

由于给保护功能所留的设计窗口减小,选择具有低动态阻抗的ESD保护产品变得更加重要,以此确保钳位电压不超过新芯片组的安全保护窗口。因此,ESD保护产品供应商必须提供保护产品有效性的信息,而非仅是保护产品自身的存续等级。

设计人员需要为智能手机、平板电脑、数码相机等便携及无线、消费等应用选择适合的电路保护及滤波方案。硕凯电子身为应用于高能效电子产品的电路保护解决方案供应商,致力提供对目标应用具有最佳技术和经济价值的保护及防护方案。了解更多保护方案,请直接进入硕凯电子网址咨询在线客服http://www.socay.com/。


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部