欢迎访问电子工程网!   登录 | 免费注册 ]   

edadoc2003的个人空间 http://www.eechina.com/space-uid-114518.html [收藏] [复制] [分享] [RSS]

博客

某6万多Pin通讯板设计仿真案例- 一博科技

已有 391 次阅读2014-8-14 15:08

【案例背景】:此板共6万多pin,客户要求在1个多月内完成设计、仿真及制板,而且客户原理图还没有最终确定,板上小电压大电流的电源种类多,且接口类型繁多,下面只列举比较有代表性的。
【接口类型】:SFP+、Interlaken、QPI、PCIE3、DDR4和DDR3信号等
【标     准】:SFF8431,QPI3.0,PCIE3.0,JESD79-4,JESD79-3E等
【速     率】:

10.3125Gbps, 12.5Gbps,8Gbps等

【仿真描述】:

1、高速串行信号如PCIE3和QPI信号,采用的是Intel的平台,平台对损耗有最基本的要求,即损耗需要满足如下要求:• -0.80 dB/inch at 4 GHz and -1.60 dB/inch at 8 GHz for stripline routing• -0.84 dB/inch at 4 GHz and -1.68 dB/inch at 8 GHz for microstrip routing通过对板上线路进行损耗评估,若采用普通FR4损耗不满足上面的要求,因此必须更换更低损耗的板材,最终通过仿真评估,在不改动现有线宽/间距和满足阻抗及损耗的条件下,最终采用介电常数比较小的TU872SLK-sp。



损耗评估对比

2、板上采用了4通道的DDR4芯片,每个通道有2根DDR4 DIMM,对布线的空间要求比较大,同时通过仿真串扰大小来评估布线间距是否足够。
 



DDR4布线图

3、另外板上有0.95V/80A及1.05V/50A等小电压大电流电源网络若干,对电源设计的考验非常大,首先按照经验将电源层用2Oz的铜厚,然后通过DC压降仿真和AC电源网络分布仿真,给出最合理的去耦电容组合及电源网络宽度及打孔密度,最后结合芯片CPM模型和电源封装参数仿真实际工作的电流电压情况,从而达到最佳的电源完整性。如下分别在时域和频域里仿真电源的结果。
 



电源时域仿真结果
 
电源网络频域仿真(有封装和没有封装对比)


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

回顶部