欢迎访问电子工程网!   登录 | 免费注册 ]   

edadoc2003的个人空间 http://www.eechina.com/space-uid-114518.html [收藏] [复制] [分享] [RSS]

博客

2015一博技术研讨会首站相约广州

已有 250 次阅读2015-3-26 11:48


     感谢您一直以来对一博的关注和支持,我们真诚邀请所有关注电路信号完整性,高速PCB设计仿真技术的管理人员、工程师和研究人员现场免费参与我们一年一度的技术盛会。

日程安排:

 

2015-03-31       高可靠性电路设计、生产、测试一站式解决方案         
13:30-13:50 登记
13:50-14:30 高性能电路设计与产品可靠性
14:30-15:20 建立新的高速串行总线设计规则
15:20-15:50 茶歇 
15:50-16:40 PCB设计可加工性– DFM设计详解
16:40-17:30 高速电路设计典型案例分享
17:30-17:45 总结,问题答疑,抽奖环节

 

 

演讲主题:

Ø  高性能电路设计与产品可靠性

Ø  建立新的高速串行总线设计规则

Ø  PCB设计可加工性– DFM设计详解

Ø  高速电路设计典型案例分享

 

时间/地点:
时间: 2015年03月31日  P.M.  13:30-17:45
地址: 广东软件科学园A栋二楼会议室
        广州科学城彩频路11号

 

部分主题摘要:

l  高性能电路设计与产品可靠性
产品同质化竞争日益严重,大家越来越重视产品的可靠性,包括了产品的电气性能,电源质量,EMC指标,可加工性,可装配性等多个方面。PCB设计作为产品实现的重要一环,承担着从原理设计到真实产品实现的重任,在保证产品的可靠性方面担负着重要的责任。一博科技以12年PCB设计行业经验出发,全面了解产品的研发与生产环节需求,和大家分享如何实现高性能电路设计,以及如何保证产品的高可靠性。

l  建立新的高速串行总线设计规则
本话题从近年来的设计规则与近年来新的信号协议出发,介绍了在更高速率的今天,应该注意通道上的哪些因素。以及如何去把握设计上的要点,将通道优化到最佳状态。

l  高速电路设计典型案例分享
本话题理论联系实际,从一些案例中总结工程师经常容易犯的错误如跨分割、等长等导致的阻抗不连续、串扰及时序问题,从而指导工程师如何避开设计风险,更大可能的使产品第一次就成功。


部分讲师简介:

吴均    R&D技术研究部     研发总监
现任职于深圳市一博科技有限公司,16年高速PCB设计与仿真经验;
IPC中国设计师理事会副主席;
曾在北京、上海、深圳、美国等地主讲多场技术研讨会;
Cadence印刷电路板设计-Allegro PCB Editor设计指南》一书的第一作者。 

 

周 伟   资深SI工程师 
       现任职于深圳市一博科技有限公司,从事信号完整性仿真工作,已有10年以上相关工程经验,尤其在DDRx等内存及高速信号领域从前端设计到后端调试上经验丰富,目前带领SI组员主攻DDR4和25Gbps以上信号完整性设计及仿真。

 


会务咨询:

联系人:吴理高     电话:020-82037989   18122739965
邮箱: gz@pcbdoc.com     
在线报名:http://www.edadoc.com/cn/yth/yth_bm.aspx


路过

鸡蛋

鲜花

握手

雷人

评论 (0 个评论)

facelist

您需要登录后才可以评论 登录 | 立即注册

回顶部