搜索
热门关键词:
TI
STM32
Marvell
CPLD
uClinux
手机版
官方微博
微信公众号
登录
|
免费注册
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
会展
工具
博客
论坛
在线研讨会
技术频道:
单片机/处理器
FPGA
软件/编程
电源技术
模拟电子
PCB设计
测试测量
MEMS
系统设计
无源/分立器件
音频/视频/显示
应用频道:
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人
当前位置:
EEChina首页
›
论坛
›
FPGA/CPLD
返回列表
查看:
4844
|
回复:
2
[提问]
verilog 减法
[复制链接]
109010118
109010118
当前离线
积分
1502
发表于 2012-9-12 21:58:07
|
显示全部楼层
|
阅读模式
贸泽电子有奖问答视频,回答正确发放10元微信红包
在写RTL代码时,如果用到减法,是直接用减,还是把减数取反加一再用加法?这两种写法综合之后会有什么区别?
回复
举报
asyou
asyou
当前离线
积分
6100
发表于 2012-9-13 09:17:49
|
显示全部楼层
直接减法就可以了!
回复
支持
反对
举报
ty1932
ty1932
当前离线
积分
95
发表于 2012-9-29 21:17:41
|
显示全部楼层
那些都是综合工具帮你做的 可以不用自己做处理
回复
支持
反对
举报
返回列表
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
浏览过的版块
汽车电子
通信/网络
电工杂谈
STM32 DIY
模拟电子技术
电源技术
音频/视频/显示
单片机/处理器
机器人技术
关于我们
-
服务条款
-
使用指南
-
站点地图
-
友情链接
-
联系我们
电子工程网
© 版权所有
京ICP备16069177号
| 京公网安备11010502021702
快速回复
返回顶部
返回列表