三段式状态机 求助

109010118

三段式状态机 ，一般是怎么分的。
always @（posedge clk or negedge rst）
if (!rst)
  sate<=idle;
else
  state<=next_state;

always @(*)//状态变化
case(state)
1:
next_state=..
2：
。。


always @()//输出信号
begin
  case(state)
   1:
    a=0;
  2:
..
end

是这样三段吗，一个时序加两个组合？

还是第三个也是时序的,如下这样，两个时序加一个组合。
[email=always@(posedge]always @ (posedge[/email] clk or negedge rst)
...

asyou

两个时序加一个组合吧！个人理解，最后一段是你的输出，最好是时序逻辑，方便与你的其它模块衔接！

eqgyzgs

我也觉得最后的输出用非阻塞赋值比较好