Cypress CY8CKIT－030 PSoC 3开发方案
发布时间：2012-5-31 12:11
发布者：1770309616
|
Cypress公司的CY8C38 系列是超低功耗闪存可编程片上系统 (PSoC®) 器件,是可扩放的8 位 PSoC 3 和 32 位 PSoC 5 平台的一部分。CY8C38 系列围绕CPU子系统提供了多个可配置的模拟、数字和互连电路模块。 通过将 CPU 同高度灵活的模拟子系统、数字子系统、路由及 I/O相结合，可以在众多消费、工业和医学应用领域实现高度集成。本文介绍了CY8C38系列主要特性,方框图,以及CY8CKIT-030 PSoC® 3开发套件主要特性,电路图,材料清单和PCB布局图. 凭借其独特的可配置模块阵列，PSoC® 成为一个真正的系统级解决方案，可在单个芯片中提供微控制器单元 (MCU)、存储器、模拟和数字外设功能。 CY8C38 系列提供了一种新型的信号采集、信号处理和控制方法，并具有高精度、高带宽和高灵活性等特点。 其模拟功能涵盖了从热电偶信号（接近直流电压）到超声波信号的广泛信号范围。 CY8C38 系列可以处理数十个数据采集通道以及每个通用输入/ 输出 (GPIO) 引脚上的模拟输入。 CY8C38系列还是一个高性能的可配置数字系统，部分器件具有 USB、(I2C) 以及控制器区域网络 (CAN) 等接口。 除了通信接口之外，CY8C38 系列还具有易于配置的逻辑阵列，至所有 I/O 引脚的灵活路由，以及高性能的单周期 8051 微处理器内核。借助 PSoC Creator ™ 这一基于层级的原理图设计输入工具，您可使用丰富的预建组件和布尔基元库来轻松创建系统级设计。使用 CY8C38系列不仅可以实现模拟和数字材料表的集成，而且只需通过简单的固件更新，即可轻松纳入最新的设计变更。 CY8C38系列主要特性: 单周期 8051 CPU 工作频率介于 DC 至 67 MHz 之间 乘法和除法指令 上至 64KB 闪存程序存储器，100,000 次写循环，20 年保留时间和多种安全功能 最高可达 8 KB 的纠错码 (ECC) 或配置闪存 最高可达 8 KB 的 SRAM 最高可达 2 KB 可电擦除可编程只读存储器 (EEPROM)，1 百万 次写循环以及 20 年保留时间 24 通道直接存储器访问 (DMA)，多层 AHB[1] 总线访问 • 可编程链式描述符和优先级 • 支持高带宽 32 位传输 低电压、超低功耗 宽广的工作电压范围： 0.5 V 到 5.5 V 高效升压调节器（输入 0.5V，输出 1.8V-5.0V） 在 3 MHz 下为 0.8 mA，在 6 MHz 下为 1.2 mA，在 48 MHz下为 6.6 mA低功耗模式包括： • 1 μA 睡眠模式，提供实时时钟和欠压检测 (LVD) 中断 • 200 nA 休眠模式，RAM 保留数据 多功能 I/O 系统 28 至 72 个 I/O（62 个 GPIO，八个特别输入/ 输出 (SIO)，两个 USBIO[2]） 可从任意 GPIO 路由至任意数字或模拟外设 LCD 驱动从任何 GPIO，上至 46 × 16 段[2] 任何 GPIO 均支持 CapSense® [3] 1.2V 至 5.5V I/O 接口电压，多达 4 个电压域 任何引脚或端口都可设置成可接受独立的可屏蔽 IRQ 施密特触发器晶体管- 晶体管逻辑 (TTL) 输入 集电极开路模式 高电平/ 低电平 在上电复位 (POR) 时可配置 GPIO 引脚的状态 SIO 具有 25 mA 的灌电流能力 数字外设 20 至 24 个基于可编程逻辑器件 (PLD) 的通用数字模块(UDB) Full CAN 2.0b RX 缓冲区（16 个）和 TX 缓冲区（8 个） 全速 (FS) USB 2.0 12 Mbps （采用内部振荡器） 多达 4 个 16 位可配置定时器、计数器和 PWM 模块 实现FIR 和IIR 滤波器 标准外设库 • 8、16、24 和 32 位定时器、计数器和 PWM • SPI, UART、I2C • 目录中列出的许多其他外设 高级外设库 • 循环冗余校验 (Cyclic Redundancy Check, CRC) • 伪随机序列 (Pseudo Random Sequence, PRS) 发生器 • 本地互连网络 (LIN) 总线 2.0 • 正交解码器 模拟外设 (1.71 V VDDA 5.5 V) -40 ℃ 至 +85℃ 时内部电压参考为 1.024 V ± 0.1% 具有 8 至 20 位分辨率的可配置 Delta-Sigma ADC • 采样率最高可达 192 ksps • 可编程增益级： ×0.25 到 ×16 • 12 位模式，192-ksps，66-dB 信噪比和失真比(SINAD)，±1 位 INL/DNL • 16 位模式，48 ksps，84-dB SNR，±2 位 INL，±1 位 DNL 最多四个 8 位、8-Msps IDAC 或 1-Msps VDAC 四个响应时间为 95 ns 的电压比较器 最多四个驱动能力为 25 mA 的未赋定（uncommitted）运算放大器 最多四个可配置的多功能模拟模块。 配置示例包括可编程增益放大器 (PGA)、互阻放大器 (TIA)、混频器，以及采样和保持 CapSense 支持 编程、调试和跟踪 JTAG （4 线）接口，串行线调试 (SWD) （2 线）接口，以及单线浏览器 (SWV) 接口 八个地址断点和一个数据断点 4 KB 的指令跟踪缓冲区 支持通过 I2C、SPI、UART、USB 以及其他接口进行bootloader 编程 高精度的可编程时钟 涵盖整个温度和电压范围的 3 至 62 MHz 内部振荡器 4 至 25 MHz 晶振，能够实现晶振 PPM 精度 能够生成高达 67 MHz 的内部 PLL 时钟 32.768 kHz 监视晶振 频率为 1 kHz、33 kHz 和 100 kHz 的低功耗内部振荡器 温度和包装 -40 ℃ 至 +85 ℃ 工业级温度 48 引脚 SSOP、48 引脚 QFN、68 引脚 QFN 以及 100 引脚TQFP 封装可供选择CY8C38 系列的超低功耗闪存可编程片上系统 (PSoC®) 器件是可扩放的 8 位 PSoC 3 和 32 位 PSoC 5 平台的一部分。 CY8C38 系列围绕 CPU 子系统提供了多个可配置的模拟、数字和互连电路模块。 通过将 CPU 同高度灵活的模拟子系统、数字子系统、路由及 I/O相结合，可以在众多消费、工业和医学应用领域实现高度集成。 
图1. CY8C38系列简化的框图 CY8CKIT-030 PSoC® 3开发套件 CY8CKIT-030 PSoC® 3 Development Kit allows you to develop precision analog and low-power designs using PSoC 3. You can design your own projects with PSoC Creator™ or alter the sample projects provided with this kit. The CY8CKIT-030 PSoC 3 Development Kit is based on the PSoC 3 family of devices. PSoC 3 is a Programmable System-on-Chip™ platform for 8- and 16-bit applications. It combines precision analog and digital logic with a high-performance CPU. With PSoC, you can create the exact combination of peripherals and integrated proprietary IP to meet your application requirements. CY8CKIT-030 PSoC® 3开发套件包括: ■ Development board ■ Kit CD ■ Quick start guide ■ USB A to mini B cable ■ 3.3-V LCD module The PSoC 3 Development Kit has the following sections: ■ Power supply system ■ Programming interface ■ USB communications ■ Boost convertor ■ PSoC 3 and related circuitry ■ 32-kHz crystal ■ 24-MHz crystal ■ Port E (analog performance port) and port D (CapSense® or generic port) ■ RS-232 communications interface ■ Prototyping area ■ Character LCD interface ■ CapSense buttons and sliders 
图2. CY8CKIT-030 PSoC® 3开发板外形图 
图3. CY8CKIT-030 PSoC® 3开发板电路图 CY8CKIT-030 PSoC® 3开发板材料清单: 
图4. CY8CKIT-030 PSoC® 3开发板PCB布局图:顶层 
图5. CY8CKIT-030 PSoC® 3开发板PCB布局图:底层 详情请见: 
PSoC 3 CY8C38 Family Datasheet (Ch).pdf
(3.55 MB)
CY8CKIT-030_PSoC 3 DVK Kit_Guide.pdf
(4.87 MB)
来源：网络 |
网友评论