搜索
热门关键词:
USB
CPLD
Fairchild
Freescale
机器视觉
手机版
官方微博
微信公众号
登录
|
免费注册
首页
新闻
新品
文章
下载
电路
问答
视频
职场
杂谈
会展
工具
博客
论坛
在线研讨会
技术频道:
单片机/处理器
FPGA
软件/编程
电源技术
模拟电子
PCB设计
测试测量
MEMS
系统设计
无源/分立器件
音频/视频/显示
应用频道:
消费电子
工业/测控
汽车电子
通信/网络
医疗电子
机器人
当前位置:
EEChina首页
›
论坛
›
FPGA/CPLD
返回列表
查看:
3747
|
回复:
4
[提问]
模块实例化 新手求助
[复制链接]
109010118
109010118
当前离线
积分
1502
发表于 2012-5-29 21:30:31
|
显示全部楼层
|
阅读模式
贸泽电子有奖问答视频,回答正确发放10元微信红包
关键词:
模块实例化
module f(...,S_out);
...
output S_out;
...
reg S_out;
endmodule
module top(...);
reg S_out;//S_out不是输入输出口
f U1(..,.S_out(S_out));
always @()
begin
...
Sout<=1;
...
end
endmodule
编译跳出错误:top模块中的寄存器S_out不能连接到U1的输出端口S_out??
该怎么改?
回复
举报
asyou
asyou
当前离线
积分
6100
发表于 2012-5-30 15:06:29
|
显示全部楼层
改为wire型!
回复
支持
反对
举报
asyou
asyou
当前离线
积分
6100
发表于 2012-5-30 15:21:54
|
显示全部楼层
reg S_out;//S_out不是输入输出口
改为:
wire S_out;
回复
支持
反对
举报
firecnmfly
firecnmfly
当前离线
积分
128
发表于 2012-5-30 22:17:17
|
显示全部楼层
模块实例化时要注意信号由哪传向哪。从你给出的那点代码看,你在模块top中产生了信号S_out,并将S_out通过模块 f 的端口传入到模块f内部,也就是说top中的S_out是源,所以模块f内部的S_out应该为wire型,而且端口类型应该为wire,代表一根导线。
回复
支持
反对
举报
firecnmfly
firecnmfly
当前离线
积分
128
发表于 2012-5-30 22:19:16
|
显示全部楼层
模块实例化时要注意信号由哪传向哪。从你给出的那点代码看,你在模块top中产生了信号S_out,并将S_out通过模块 f 的端口传入到模块f内部,也就是说top中的S_out是源,所以模块f内部的S_out应该为【wire】型,代表一根导线,而且端口类型应该为【input】。
回复
支持
反对
举报
返回列表
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖后跳转到最后一页
浏览过的版块
通信/网络
电工杂谈
汽车电子
模拟电子技术
系统设计
MEMS
关于我们
-
服务条款
-
使用指南
-
站点地图
-
友情链接
-
联系我们
电子工程网
© 版权所有
京ICP备16069177号
| 京公网安备11010502021702
快速回复
返回顶部
返回列表