DC-DC电源设计中0.1μF高频去耦电容对系统稳定性的作用

kua15302678724

DC-DC电源设计一般需要掌握的设计经验-赵工DC-DC非隔离电源设计一般需要掌握的设计经验

平芯微赵工

电源电路不同于一般认为的只有电路连接正常，对应芯片规格书的线路图连接一样即可这么简单的。

本人从事多年的 FAE技术支持工作，处理解决过总的近千个案例，接触过各种各样的问题，这个就不细讲，对于 DC-DC非隔离电源 PCB lay设计，下面分享一下个人对于常规的一些画板经验，初次编辑，文采不足，欢迎大家探讨与指点。

直接主题：

1、输入端：

输入电容 CIN：

常见案例，如直接去掉 CIN， 22uf改成 1uf等。这些都是不可取的，输入电容 CIN的滤波稳压作用是不可忽略的，输入电容 CIN在 PCB设计中， 需要尽可能靠近在芯片的 VIN引脚位置，同时 加上 0.1uF的旁路高频去耦瓷片电容并靠近芯片 VIN引脚，有利于系统的稳定性， CIN是瓷片电容时，一般增加多个 CIN并联，也利于系统的稳定性。

输入尖峰电压吸收：

由于贴片陶瓷电容的 RMS 电流较小，若仅适用瓷片电容，在 9V， 15V， 30V， 50V,70V和 90V输入冲击电压会达到输入最大电压的 3-4 倍，可能会超出芯片 Vin 脚的耐压，造成芯片损坏，

一般建议是：

l 输入电容加电解电容

l 加 TVS管

l 输入正极串联电阻

如上图的 D4和 CA

2 、 FB输出电压反馈：

要远离干扰源，如电感器和续流二极管，反馈电阻要靠近芯片 FB引脚位置摆放。

如下图， R1和 R2是反馈电阻， C2是反馈旁边电容， C2根据芯片规格书选择加和不加。

输出反馈电阻 R1要从输出电容 COUT端单点走线接到 R1位置，不能从电感器出走线，输出电容滤波后对 FB 采样的精确度和抗干扰效果更好，同时 R1/R2电阻需要精度 1%的。  

3、 输出端：

输出电容 COUT

输出电容 COUT也是存在节省成本，电容不加和严重减少容值问题，和 PCB lay的位置摆放。在一些 DC-DC芯片中，如果存在 vout引脚， cout也是需要靠近 vout引脚摆放。

同时加上 0.1uF的旁路高频去耦瓷片电容，有利于系统的稳定性， Cout是瓷片电容时，一般增加多个 Cout并联，也利于系统的稳定性。

注意：输入电容和输出电容接 GND的回路画板也需要注意，不要从电感干扰源底部经过，如下图，这会造成系统不稳定。

4、二极管选择：

二极管的耐压值和电流均需要留有一定的余量，大概 40%左右

如下图：续流二极管 D1 的推荐选择肖特基二极管，使用快管效率会损伤，普通整流二极管无法正常使用。

5、电感器：

电感器不可直接贴近 IC 或者倒放在 IC 上，避免电感高频电流信号对芯片内部小信号的干扰；电感器的选择要依据芯片规格书的公式或者推荐值。跟芯片的工作频率是由直接关系，频率高，可选择低感值的电感器，频率低，需选择高感值的电感器，如 PW5300的工作频率是 1MHZ，可选 3.3UH,4.7uh等， PW2153的工作频率是 140kHZ，建议是 47uh-22uh。同时芯片的输出功率决定了选择多大的电感器，一般主要看选择的电感器的饱和电流，再综合尺寸，散热，效率等来选择贴片电感或者环形电感。