台积电被曝组建专家团队开发FOPLP半导体面板级封装

发布时间:2024-7-16 09:50    发布者:eechina
关键词: 台积电 , FOPLP
来源:IT之家

MoneyDJ 昨日(7 月 15 日)报道称,台积电已组建专门团队,出院探索扇出型面板级封装(FOPLP)全新封装方案,并规划建设小型试产线(mini line),推进以“方”代“圆”目标。

台积电于 2016 年着手开发名为 InFO(整合扇出型封装)的 FOWLP(扇出型晶圆级封装)技术,用于 iPhone 7 系列手机的 A10 芯片上,之后封测厂积极推广 FOWLP 方案,希望用更低的生产成本吸引客户。

只是现阶段 FOWLP 封装方案在技术方面没有太大的突破,在终端应用方面依然停留在 PMIC(电源管理 IC)等成熟工艺产品上。

而最新消息称台积电这次组建了专业的研发团队,计划研发长 515 毫米、宽 510 毫米的矩形半导体基板,将先进封装技术从 wafer level(晶圆级)转换到 panel level(面板级)。

IT之家援引消息源报道,台积电发展的 FOPLP 可视为矩形的 InFO,具备低单位成本及大尺寸封装的优势,在技术上可进一步整合台积 3D fabric 平台上其他技术,发展出 2.5D / 3D 等先进封装,以提供高端产品应用服务。

台积电的 FOPLP 可以想象成矩形的 CoWoS,目前产品锁定 AI GPU 领域,主要客户是英伟达,如果该项目推进顺利,最早会在 2026-2027 年亮相。
本文地址:https://www.eechina.com/thread-865238-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表