查看: 3728|回复: 9

[提问] 谁知道

[复制链接]
发表于 2012-2-15 22:58:58 | 显示全部楼层 |阅读模式
Verilog HDl和vhdl相比谁的优势大一些
发表于 2012-2-16 18:13:08 | 显示全部楼层
Verilog
发表于 2012-2-17 09:47:30 | 显示全部楼层
Verilog语法简单、明了,容易掌握!
发表于 2012-2-17 21:38:32 | 显示全部楼层
Verilog在国内用得相对多一些,而且更容易学。
发表于 2012-2-20 09:51:13 | 显示全部楼层
Verilog更好吧,简单易学,容易掌握~~~
发表于 2012-2-20 18:38:43 | 显示全部楼层
看你的公司把,不国现在一般公司verilog'多些
发表于 2012-3-8 17:16:55 | 显示全部楼层
打下酱油
发表于 2012-4-8 21:23:59 | 显示全部楼层
看你做什么,IP CORE中两种语言都有
发表于 2012-4-8 21:51:11 | 显示全部楼层
Verilog
发表于 2012-4-8 22:35:03 | 显示全部楼层
Verilog和VHDL的关系,有点类似于C语言和Pascal语言
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表