常见问题解答:如何设计采用Sallen-Key滤波器的抗混叠架构

发布时间:2023-8-21 16:42    发布者:eechina
关键词: Sallen-Key , 抗混叠

作者:ADI公司 Marie-Eve Carré

简介

此KWIK(技术诀窍与综合知识)电路应用笔记提供了解决特定设计挑战的分步指南。对于给定的一组应用电路要求,本文说明了如何利用通用公式应对这些要求,并使它们轻松扩展到其他类似的应用规格。

在任何采样系统中,例如涉及ADC的测量系统中,有一种称为混叠的现象,它可能导致处于较高频带的信号“向下折叠”到奈奎斯特频带,使其与目标信号无法区分。奈奎斯特频率是采样速率fs的一半。由ADC采样的电路带宽应小于采样速率的一半。混叠会导致干扰信号和噪声污染输出,从而影响测量精度。图1和图2分别显示了正确采样(高采样速率)和不正确采样(低采样速率)的例子。

下载全文:
【ADI技术文章】常见问题解答:如何设计采用Sallen-Key滤波器的抗混叠架构.pdf (539.85 KB)



本文地址:https://www.eechina.com/thread-836424-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 5分钟详解定时器/计数器E和波形扩展!
  • 为何选择集成电平转换?
  • PIC18-Q71系列MCU概述
  • 无线充电基础知识及应用培训教程2
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表