简化超高速数字系统中确定性延迟的设计

发布时间:2021-7-6 16:33    发布者:eechina
关键词: 高速数字系统 , 确定性延迟 , 高速数据转换 , 信号处理
Teledyne e2v白皮书

实现确定性延迟是当今许多系统设计中讨论的主题。过去,人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。

本文将在设备的层面讨论确定性这一主题,以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。

以下三个因素将决定确定性如何实现:
1. 采取措施减少数字设计组件中发生的亚稳态事件
2. 计算数字后端的延迟,确保多个数据链路通道之间 (如HSSL)的数据对齐
3. 优化时间延迟的余量,保证不会因为 PVT 的变化而出现意外的不确定性。

具体来说,我们将考虑亚稳态的影响和同步系统的方案,并介绍如何在模拟和数字信号处理域之间的接口上保持确定性。

管理超高速系统中数据转换器阵列的延迟的能力在复杂系统中非常重要,这些系统包括数字波束导向雷达、波束成形多载波通讯等。延迟会降低系统的性能。工程师的目标是将延迟控制在可知的范围内。

下载全文:
CN_WP-Ease Design For Determinisitc Latency In Ultra-Fast Digitizing Systems.pdf (1.01 MB)
欢迎分享本文,转载请保留出处:https://www.eechina.com/thread-770068-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表