逻辑信号的长延时电路

发布时间:2011-5-20 10:44    发布者:circuit_share
关键词: 逻辑信号 , 延时电路


如果想要使串行输入逻辑信号Vt延时输出,则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器,二者采用同一时钟信号CP。在时钟信号前半周期内,计数器内容加1,其输出作为读出数据的地址。在时钟信号后半周期内,新的输入内容Vf写入到同一单元,此信号须经过td=2n 1Tcp时间才被读出,此处Tcp为时钟信号周期。
本文地址:https://www.eechina.com/thread-66238-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表