查看: 4101|回复: 4

[提问] Cadence 原理图

[复制链接]
发表于 2011-4-20 15:40:58 | 显示全部楼层 |阅读模式
在画原理图中怎么编写引脚名称为低电平有效?还有放置多个VCC保存时会出现警告。。。
发表于 2011-4-20 17:41:20 | 显示全部楼层
试试%NAME% ORCAD是这么做的
多个VCC有什么警告,贴图上来
发表于 2011-4-20 22:16:33 | 显示全部楼层
在那端口上加个——不就是表示了
 楼主| 发表于 2011-4-23 11:25:17 | 显示全部楼层
谢谢
发表于 2015-2-4 16:15:05 | 显示全部楼层
支持一下
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表