PDN 设计和FPGA 收发器性能
发布时间：2011-4-13 10:32
发布者：嵌入式公社
|
本文档介绍在电源分配网络(PDN) 设计中采用现代开关稳压器的优势，利用这些优势获得最佳FPGA 收发器性能。本白皮书为怎样在低噪声应用中选择稳压器提供指南，还包括一个测试案例，展示不同类型稳压器和电源线配置的收发器性能。 引言 面向收发器(SERDES) FPGA 的PDN 设计对电源有严格的要求，需要干净的电压源。虽然低功耗应用中通常采用低泄漏(LDO) 线性稳压器，但这一方法必须仔细的隔离电压源。电路板设计人员在这些应用中必须全面考虑电压源隔离和电压源共享问题。隔离度较高时，会增加稳压器的数量，而太多的共享则会影响性能。如果PDN 稳压不够，那么，收发器的性能会受到很大影响。因此，正确的选择稳压器和电源配置对于实现最佳收发器性能非常重要。 在很多PDN 设计中，创新的开关稳压器相对于线性稳压器有很大的优势。而且，FPGA收发器技术不断发展，在FPGA 中实现稳压器，从而不再需要使用外部稳压器。本文档在以下方面为稳压器选择和实现提供指南： ■ 线性稳压器和开关稳压器比较 ■ FPGA 电源隔离指南 ■ 推荐的单片封装解决方案 ■ PDN 性能实例 下载全文： 
wp-01155-voltage-regulators_CN.pdf
(892.18 KB)
|
网友评论