概述        1
1.1 Cadence概述        1
1.2 ASIC设计流程        1
第一章        Cadence 使用基础        5
2.1 Cadence 软件的环境设置        5
2.2 Cadence软件的启动方法        10
2.3库文件的管理        12
2.4文件格式的转化        13
2.5 怎样使用在线帮助        13
2.6 本手册的组成        14
第二章        Verilog-XL 的介绍        15
3. 1 环境设置        15
3.2 Verilog-XL的启动        15
3.3 Verilog－XL的界面        17
3.4 Verilog-XL的使用示例        18
3.5 Verilog-XL的有关帮助文件        19
第四章 电路图设计及电路模拟        21
4.1 电路图设计工具Composer        21
4.1.1 设置        21
4.1.2 启动        22
4.1.3 用户界面及使用方法        22
4.1.4 使用示例        24
4.1.5 相关在线帮助文档        24
4.2 电路模拟工具Analog Artist        24
4.2.1 设置        24
4.2.2 启动        25
4.2.3 用户界面及使用方法        25
4.2.5 相关在线帮助文档        25
第五章 自动布局布线        27
5.1 Cadence中的自动布局布线流程        27
5.2 用AutoAbgen进行自动布局布线库设计        28
第六章        版图设计及其验证        30
6.1 版图设计大师Virtuoso Layout Editor        30
6.1.1 设置        30
6.1.2 启动        30
6.1.3 用户界面及使用方法        31
6.1.4 使用示例        31
6.1.5 相关在线帮助文档        32
6.2 版图验证工具Dracula        32
6.2.1 Dracula使用介绍        32
6.2.2 相关在线帮助文档        33
第七章 skill语言程序设计        34
7.1 skill语言概述        34
7.2 skill语言的基本语法        34
7.3 Skill语言的编程环境        34
7.4面向工具的skill语言编程        35
附录1 技术文件及显示文件示例        60
附录2 Verilog-XL实例文件        72
1．Test_memory.v        72
2．SRAM256X8.v        73
3．ram_sy1s_8052        79
4．TSMC库文件        84
附录3 Dracula 命令文件        359

THANKS

谢谢！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

bucuo

收藏

haha

回复5楼wlh45：
有用，謝謝

haha
jenkin2000 发表于 2011-4-13 20:40

有用，謝謝

谢谢分享，正在找

see 1 see

kank

谢谢楼主！好书