【明德扬】倾情分享海量FPGA设计技巧学习资料 转
发布时间:2017-3-27 19:49
发布者:chunfen26341612
1.如何在MODELSIM中仿真ISE的IP核 明德扬分享的在MODELSIM中仿真带IP核的XILINX工程方法,一步步教你怎么添加仿真库,怎么实现ISE的IP核的仿真详细步骤。 ![]() 2.红外接收verilog工程分享 实测可用 明德扬分享的红外接收工程,该工程甚至至简设计法实现,已经在板子上亲测可用。需要该功能的,添加verilog文件就可以使用了。 ![]() 3.基于至简设计法的数字时钟设计 数字时钟是常见的毕业设计题目,看看如何使用至简设计法来设计数字时钟。 ![]() 4.至简设计法中的四段式状态机 现在流行的状态机设计,一般可分为一段式、两段式和三段式,然而我们明德扬却发明了四段式状态机,并制定了一些规则,从此设计再不用胡思乱想,套用模板,填好关键信号就完成了,简单又不会出错! ![]() 5.基于PWM的LED灯代码 实测可用 明德扬分享的调制PWM驱动LED工程,利用脉冲宽度调制调制出几个不同宽度的脉冲来驱动LED灯,添加verilog文件即可使用。 ![]() 6.篮球倒计时verilog代码分享 实测可用 明德扬设计的倒计时案例工程,24秒倒计时,实现可暂停可复位,添加代码即可使用。 ![]() 7.闹钟工程代码分享 明德扬设计的闹钟工程案例,有24小时时钟计数器,可设定闹钟时间,可修改时钟时间,当到达闹钟设定时间时则蜂鸣器响。 ![]() 8.基于至简设计法实现的万年历功能 明德扬至简设计法实现的万年历案例,具有年月日计数器,时间设定功能,自主判断大月小月平闰年的功能,添加verilog代码即可使用。 ![]() |
网友评论