查看: 5272|回复: 2

allegro15.5導入網表報錯

[复制链接]
发表于 2009-8-10 19:44:07 | 显示全部楼层 |阅读模式
关键词: 地方
本帖最后由 anfaye 于 2009-8-10 19:53 编辑

我在導入原理圖生成的網表的時,提示了這個錯誤,說有2個錯誤,不過不知道什麽錯誤?老大們幫忙啊,看不懂什麽地方有問題了


#2   ERROR(102) Run stopped because errors were detected
netrev run on Aug 10 19:39:09 2009
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:35
elapsed time  0:00:00
发表于 2010-6-12 23:55:42 | 显示全部楼层
楼主导一个空的PCB试试
发表于 2015-2-4 17:55:03 | 显示全部楼层
支持一下
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表