ISE时序约束笔记3——Global Timing Constraints

发布时间:2016-2-19 09:02    发布者:designapp
关键词: ISE , 时序约束
  问题思考
  哪些路径是由CLK1进行周期约束?
  哪些路径是由pad-to-pad进行约束?
  


  OFFSET约束
  OFFSET约束覆盖以下路径:
  ——从input pads到同步单元(OFFSET IN)
  ——从同步单元到output pads(OFFSET OUT)
  


  OFFSET约束特性
  OFFSET约束自动计算时钟分布延时
  1. 提供最准确的时序信息
  2. 大量增加输入信号到达同步单元的时间(时钟和数据路径并行)
  3. 大量减少输出信号到达输出管脚的时间(时钟和数据路径先后)
  OFFSET约束也可以解释时钟输入抖动——使用抖动确定关联的周期约束
  时钟延时
  数据路径延时和时钟分布延时都需要在OFFSET计算中使用到
  ——OFFSET IN = T_data_in – T_clk_in
  ——OFFSET OUT = T_data_out + T_clk_out
  

                               
                                                               
                               
               
本文地址:https://www.eechina.com/thread-160908-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表