查看: 3365|回复: 0

[提问] 求助,epm7256,做rst延时

[复制链接]
发表于 2013-7-21 18:08:42 | 显示全部楼层 |阅读模式
要求给第一个复位信号至处理器,然后再处理器启动过程中,屏蔽复位信号,到30s时候,一切正常,我不是特别熟悉verilog,写了一下,之后,发现quartus自己的仿真不正确,因为比较着急,求助下先
13070050.jpg
13070051.jpg
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表