Silicon Labs推出业界最小最节能的PCI Express时钟

发布时间:2013-5-23 13:44    发布者:eechina
关键词: PCIe , 时钟
新型PCIe时钟发生器降低消费、嵌入式、存储、服务器和通信等应用的功耗和设计复杂度

Silicon Labs (芯科实验室有限公司)今日宣布推出新型1路和2路输出PCI Express(PCIe)时钟发生器,该PCIe时钟发生器具有业界最小封装和最低功耗,进一步扩展其在业界领先的PCIe时钟解决方案。Si52111和Si52112时钟发生器IC完全满足PCIe Gen 1/2/3标准的严格要求,特别针对注重电路板空间、功耗和系统成本敏感型的批量消费类、嵌入式、通信和企业级应用而设计。

Chip-on-Penny.jpg

Silicon Labs公司Si5211x时钟发生器适用于空间受限、对功耗敏感,以及需要工业标准PCIe连接的消费类电子产品,如数码相机等。为满足以上消费应用的小尺寸需求,Si5211x时钟提供3 mm x 3 mm 10引脚TDFN封装,此为当前PCIe时钟市场的最小封装。超低功耗时钟发生器与同类产品相比减少高达8倍的电流消耗(小于15mA),由此设计人员更容易满足绿色能源规范,同时增强系统可靠性。另外,芯片还满足高达50%余量的PCIe抖动要求,具备更低的位错误率,从而进一步提升可靠性。

除了节省功耗和提升抖动余量之外,Si5211x时钟发生器还采用创新的推挽式(push-pull)输出缓冲技术。与目前市场上的解决方案相比,Si5211x PCIe时钟发生器集成所有终端和参考电阻,无需额外的外部元器件。高集成度的芯片设计旨在帮助系统设计人员降低物料成本、板面积需求和设计复杂度。而其他公司的解决方案大多数需要在每路输出时钟上增加多达4个电阻,以及1个电流源参考电阻。电阻集成在芯片中还具有另一个好处,设计人员可以在Si5211x IC输出和接收器输入之间设计简洁的传输线路,简化电路板设计,消除时钟传输线的不连续,以提升信号完整性。

Si52112_BD.jpg

Silicon Labs副总裁暨时钟产品总经理Mike Petrowski表示:“PCIe接口标准在网络存储和服务器及各种应用中的普及,推动了对于小尺寸、高集成度和超低功耗PCIe时钟解决方案的需求。Silicon Labs通过业界最小和最低功耗PCIe时钟发生器满足应用需求。Silicon Labs PCIe时钟发生器尺寸虽小,但是此单芯片解决方案中集成许多其他特性,大大提高信号的完整性。”

作为全球领先的“一站式”时钟IC产品供应商,Silicon Labs为业界提供最完整的PCIe兼容的时钟解决方案。Silicon Labs扩展的PCIe时钟产品广泛,包括针对功耗和成本敏感型PCIe应用的时钟发生器和时钟缓冲器;以及网络定制时钟发生器/缓冲器,其基于FPGASoC设计需求,需要多种差分时钟格式并兼容PCIe标准。

价格和供货
Silicon Labs Si5211x PCIe时钟发生器现已量产,可选择1路和2路PCIe输出。在一万颗采购量,芯片单价为0.53美元到0.91美元。此外,Silicon Labs还提供易于使用的评估平台,以加速PCIe应用开发。2路输出的Si52112-B4-EVB PCIe时钟发生器评估板价格为100美元。

更多有关Silicon Labs PCIe时钟发生器和缓冲器产品信息,或者订购样品和开发板,请浏览网站:www.silabs.com/pci-express-clocks


本文地址:https://www.eechina.com/thread-115365-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区

相关在线工具

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表