查看: 2599|回复: 0

[提问] 报错:Project requires 7EWB for RAM?

[复制链接]

yuerbuai

发表于 2012-12-28 21:50:17 | 显示全部楼层 |阅读模式

贸泽电子有奖问答视频，回答正确发放10元微信红包

关键词： Quartus , Verilog , 报错 , EWB

最近做一个RISC CPU，用Quartus编译时报错：
Error: Project requires 7 Embedded Array Blocks for RAM, but the selected device can contain only 6 EABs

我想问下，这种错误是由于什么原因引起的？

• 现代数字逻辑设计资料
• VHDL和Verilog两种语言的具体比较
• 我的毕业设计，你的毕业设计什么？你想做什么题目，基于FPGA的双路低频信号发生器设计
• 明德扬fpga公开课系列视频，长期更新！！
• 本次公开课主题：FPGA中原码、补码和小数的运算
• FPGA－全网公开课－第02期录播－算法的verilog实现-fir滤波器
• FPGA－全网公开课－第01期录播－《如何读懂别人的代码》
• 应对多样化数字接口测试挑战的解决方案——基于可编程FPGA的测试仪器
• 如何使用寄存器级读&写控制基于PXI平台的FPGA？
• 如何使用寄存器级读&写控制基于PXI平台的FPGA？

返回列表

[提问] 报错:Project requires 7EWB for RAM?

相关文章

浏览过的版块