Writing Testbenches using SystemVerilog

发布时间：2012-12-18 15:46 发布者：newlife

关键词： SystemVerilog

《Writing Testbenches Using SystemVerilog》Springer 2005年9月出版。作者为VMM的第一作者。

资料下载：Writing Testbenches using SystemVerilog.pdf

更多SystemVerilog资料：SystemVerilog专辑

本文地址：https://www.eechina.com/thread-103137-1-1.html 【打印本页】

本站部分文章为转载或网友发布，目的在于传递和分享信息，并不代表本网赞同其观点和对其真实性负责；文章版权归原作者及原出处所有，如涉及作品内容、版权和其它问题，我们将根据著作权人的要求，第一时间更正或删除。

相关文章

网友评论

rinllow6 发表于 2012-12-20 14:53:35

谢谢！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

rinllow6 发表于 2012-12-20 13:07:41

谢谢！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！

jimcmwang 发表于 2014-10-29 09:15:59

《Writing Testbenches Using SystemVerilog》Springer 2005年9月出版。作者为VMM的第一作者

bruceyeh 发表于 2017-3-7 13:58:28

谢谢

贸泽电子有奖问答视频，答对领10元微信红包

厂商推荐

关于我们 - 服务条款 - 使用指南 - 站点地图 - 友情链接 - 联系我们
电子工程网 © 版权所有京ICP备16069177号 | 京公网安备11010502021702

快速回复 返回顶部 返回列表