PCI总线接口芯片CH365及其应用
发布时间：2010-3-31 22:06
发布者：我芯依旧
|
1 前言 在工业控制领域，基于ISA总线的I/O接口因电路简单，造价低得到了广泛的应用。但是，随着控制理论与技术的进步，计算机的飞速发展和现代工业控制对I/O接口电路高速的要求，基于ISA总线的接口电路越来越难以满足现代工业控制系统的要求，其缺点逐步显现出来：①ISA是8/16bit的系统总线，最大传输速率仅为8MB/s，传输速率低；⑨现代计算机中ISA插槽逐渐减少；③1SA总线系统资源占用率较高，占用硬件中断资源等。而PCI总线由于速度高、可靠性强、成本低及兼容性好等性能，成为目前应用最广泛、最流行的一种高速同步总线，具有32/64bit总线宽度，总线时钟频率为33/66MHz，最大传输速率可达132MByte/s(32Bit)，远大于ISA总线的传输速率。采用基于PCI标准的接13设计已成为各类项目开发中的优先选择。 但是，一方面在ISA总线时代，生产的大量摹于ISA总线的接口电路，即使到了现在仍发挥着重要作用，尤其在工业控制领域的应用仍十分普遍。另一方面，PCI总线协议比较复杂，它不但有着严格的H步时序要求，而且为了实现即插即用和自动配置，PCI接口还要求有许多的配置寄存器，因此它的接口电路实现起来比较闲难。对于一般的设计者来说，为了缩短开发周期，没有必要自己去设计所有的接口逻辑。只需利用通用PCI接口芯片就能降低开发难度，且可以较低代价实现ISA总线升级到PCI总线。在现有PCI总线接口芯片中，以PLX公司的PCI9052应用最为广泛，利用它的ISA模式可以便捷的实现ISA总线升级到PCI总线。但是由于ISA模式只是PCI9052所工作的四个模式之～，用其实现ISA总线升级显然是大材小用。另外基于ISA总线的接口电路，多数只完成简单的输入输出操作，使用PCI9052芯片．费用较高，且资源利用率极低。鉴于此，本文介绍了一款闫产的PCI总线接口芯片CH365，它非常适合实现ISA总线升级到PCI总线，且价格低廉，不到PCl9052芯片的三分之一。 2 CH365简介 CH365是一个连接PCI总线的通用接口芯片，支持I/O端口映射、存储器映射、扩展ROM及中断。它将32位高速PCI总线转换为简便易用的类似ISA总线的8位主动并行接口，用于制作低成本的基于PCI总线的计算机板卡，以及将原先基于ISA总线的板卡升级到PCI总线上。 2．1特点 CH365特点如下：(1)实现基于32位PCI总线的从设备接口(SLAVE)；(2)转换为主动并行接口：8位数据，16位地址，I/0读和写，存储器读和写；(3)支持以字节、字或双字为单位对I/0端口或存储器进行读写；(4)支持长度达240字节的I/O端口；(5)支持本地硬件定址功能，自由选择I/O地址，在指定地址实现I/O端口；(6)直接升级ISA板卡到PCI总线，完全不用修改I/O板卡的相关软件；(7)直接映射支持容量为32KB的存储器SRAM或者扩展ROM(Boot ROM)；(8)内置硬件实现的I2C主设备接口，可挂接I2C从设备；(9)支持容量为64KB以及128KB的存储器或者扩展ROM；(10)内置4uS至1mS的硬件计时单元，用于延时参考；(11)大引脚间距(0.8mm)的PQFP-80封装。 2．2引脚介绍 图1为CH365总线接口芯片的一般应用框图，其中CH365左边的信号与PCI总线相连，右边的信号是用户接口，可与ISA总线相连。 PCI主要信号完全符合PCI总线规范要求，与PCI总线相连的主望信号有：CLK：系统时钟信号，上升沿有效；AD[3l-0]：地址和双向数据复用线；RST：系统复位信号，低电平有效； CBE[3-0]：总线命令和字节使能复用信号线；PAR：奇偶校验信号线TRDY：目标设备准备好信号，低电平有效；IRDY：发起设备准备好信号线，低电平有效；FRAME：帧周期开始信号线，低电平有效；DEVSEL：目标设备选中信号线，低电平有效；INTA：INTA中断请求信号，低电平有效；IDSEL：初始化设备选择信号线，高电平有效。这些信号直接和PCI总线上对应的引脚相连即可。 
图1 CH365与PCI总线的接口门 与ISA总线连接的主要信号有：D[7-0]：8位双向数据信号线；A[15-0] : 16位地址信号线；IOP_RD：I/O端口的读选通/使能，低电平有效；lOP_WR：I/O端口的写选通/使能，低电平有效；MEM_RD：存储器或扩展ROM的读选通/使能，低电平有效；MEM_WR/IOP_HIT是复用引脚，MEM_WR是输出信号，作为存储器或扩展ROM的写选通/使能，低电平有效，而IOP_HIT是输入信号，用作本地硬件定址请求，低电平有效；SYS_EX/INT_REQ也是复用引脚，SYS_EX用作输出信号，作为可以独立控制的输出信号线，而INT_REQ用作输入信号，作为本地中断请求输入，低电平有效。 2．3工作模式的设定 为了在不增加引脚的前提下提供更多可用功能．CH365对部分引脚进行复用，通过工作模式设定进行功能选择。工作模式设定的具体方法如下：将本地端8位数据信号线D7-D0采用上拉或者下拉的方式设定为所需的高电平或者低电平，CH365被复位后根据这些信号线的默认状态设定工作模式以及参数；而这些信号线在作为8位数据总线被驱动时，因为一般外部设备的驱动电流不小于1mA，所以上拉或者下拉不会影响其对数据总线的驱动；另外，CH365仅在被复位后的1μS内一次性设定工作模式以及参数，所以，如果外部设备的驱动能力很小或者是OC集电极开路驱动，则可以仅在复位后的短时间内实现下拉，而在其余时间屏蔽下拉或转换成上拉。 表1为设定工作模式和参数所对应的数值(1即高电平．0即低电平)。例如，D1=O则可以定义PCI板卡的ID，D3=0则启用中断功能，D4=0则启用本地硬件定址的功能D4D3=01则启用EXT_WR功能，D4D3=11则启用SYS_EX功能。 表1 工作模式参数的设定 
提供给产品制造商使用，数据线的状态从PCI设备配置空间41H中读值。 3 应用 图2给出了CH365的应用框图。这是一块数字量输入输出I/O卡，由于只涉及到了简单的输入输出，因此图l中有些信号未曾使用。CH365的PCI部分的信号直接与PCI总线连接即可；而ISA部分的本地信号中要用到的是：16位地址总线A15一A0，8位数据总线D7一D0．读信号10P RD(低电平有效)，写信号IOP_WR(低电平有效1，另外最重要的信号是本地硬件定址信号IOP_HIT(MEM_WR的复用引脚)。其中16位地址总线的A9一A0参与译码，形成本卡的段基址和偏移地址及本地硬件定址信号。本设计中选择D4经下拉电阻接地，即采用引脚63的复用功能，生成本地硬件定址信号，设置工作模式为ISA转PCI；另外Dl接高电平，即采用CH365默认的ID(推荐使用)。 在设计中采用了CPLD芯片，由CPLD对数据进行处理，这样不仅可以提高整个系统的工作速度，而且可以大量的减少通用分立IC的个数，降低PCB布线的难度和减小PCB板的面积，并且可以方便的升级和系统修改，增强了系统的稳定性和抗干扰性。 
图2 CH365在I/O板卡设计中的应用 4 结束语 由于PCI总线数据吞吐量大，传输速率高，在微机接口设计中，基于PCI总线的设计成为主流。CH365是一款优秀的PCI总线接口芯片，设计者用它可避免直接面对复杂的PCI总线协议。降低了设计难度，使用户可以集中精力解决具体的应用问题，缩短了开发周期。实践证明，CH365为开发作为总线接口目标设备的产品，特别是对基于ISA总线的接口板向PCI的转换提供了极大的方便。 本文的创新点：在数字采集系统中使用了功能强大的可编程逻辑器件，不仅大大减少了系统中元器件的数量，而且方便了后期的系统升级，只要修改CPLD中的软件部分，就可实现1~16路信号的采集。 作者：：陈俊灵，王福源 来源：《微计算机信息》(嵌入式与SOC)2009年第2-2期 |
网友评论